Компоненты АЦП/ЦАП с интерфейсом JESD204

Создано: 1 Декабря, 2022
Обновлено: 1 Июля, 2024

Многие более простые системы будут включать в себя возможности смешанных сигналов, которые иногда встраиваются в контроллер хоста через АЦП. Для более точной или более быстрой выборки часто используется внешний АЦП, включая системы, требующие очень быстрой выборки или синтеза с рабочими скоростями в ГГц. Что происходит, когда эти возможности необходимо реализовать на нескольких преобразователях данных, все из которых могут работать на очень высоких скоростях выборки и синхронизироваться с опорным генератором?

Для продвинутых систем смешанных сигналов с несколькими преобразователями данных мы не можем полагаться на более простые шины с синхронизацией от источника или универсальные последовательные интерфейсы. К счастью, JEDEC разработал специальный интерфейс именно для таких ситуаций: интерфейс JESD204. Этот интерфейс предназначен для упрощения трудностей маршрутизации, связанных с использованием линий LVDS при обеспечении синхронизации между несколькими преобразователями данных без ограничения скоростей выборки низкими значениями.

В этой статье будут изложены важные требования к дизайну, присутствующие в интерфейсе JESD204 для использования с несколькими АЦП и/или ЦАП, работающими на высоких скоростях выборки. Ключевым элементом, связывающим такую систему воедино, является контроллер хоста, который представляет собой FPGA с реализованным интерфейсом от поставщика IP.

Об интерфейсе JESD204

АЦП и ЦАП могут работать на очень высоких скоростях выборки при необходимости, легко достигая диапазона ГГц (гига-выборок в секунду). Это очень высокая скорость выборки, которая подходит для приема радиочастотных сигналов (с помощью АЦП) или генерации волновых форм на радиочастотных повторениях (с помощью ЦАП). Когда система работает с одним преобразователем данных, для отправки/получения данных к/от контроллера хоста системы может использоваться быстрый последовательный интерфейс. Однако, когда в системе присутствует несколько преобразователей данных, часто требуется синхронизация, и это сложно обеспечить с помощью последовательного интерфейса, такого как LVDS.

Вот где в игру вступает интерфейс JESD204. Этот стандартизированный интерфейс, опубликованный JEDEC, был разработан для замены использования связей LVDS между преобразователями данных, а также между каждым преобразователем данных и хостом системы. Новейшая ревизия стандарта (Rev C, или JESD204C) определяет последовательный протокол, который может использоваться для синхронизации нескольких АЦП и/или ЦАП, работающих на высокой скорости выборки. Основные функции, которые могут быть синхронизированы, это выборка сигналов, синтез и тайминг на нескольких преобразователях данных.

Поскольку интерфейс JESD204 был разработан как замена для LVDS с АЦП/ЦАП, стоит сравнить реализацию этих двух интерфейсов на нескольких преобразователях данных:

Компоненты АЦП/ЦАП, поддерживающие интерфейс JESD204, будут иметь встроенный блок ввода/вывода непосредственно в кристалле, в то время как контроллер хоста системы будет иметь реализованный интерфейс в ткани FPGA. Для обеспечения синхронизации системы АЦП/ЦАП с интерфейсом JESD204 будут включать специальные пины SYNC/SYSREF для поддержки запуска часов от устройства JESD204C или JESD204B соответственно.

Преимущества JESD204

Может быть не очевидно из приведенной выше таблицы, но основное преимущество интерфейса JESD204 для множества преобразователей данных заключается в его методе тайминга. Топология системы, совместимой с JESD204, включает в себя синхронное семплирование через все устройства с использованием распределения опорного осциллятора, как показано на блок-схеме ниже. Это согласует все преобразователи данных с тем же часами, что и контроллер хоста, и таким образом, семплирование/синтез таймированы по тем же часам, что и системный хост.

Семплирование/синтез инициируется в отдельных преобразователях данных с помощью пина SYNC, который затем передает данные для потоковой передачи от отдельных преобразователей данных к контроллеру хоста. Потоки данных имеют свои встроенные часы, поэтому интерфейс может автоматически компенсировать разницу во времени между двумя потоками данных. Вот почему дифференциальные линии данных от каждого преобразователя данных не требуют согласования длины с интерфейсом JESD204. Технически, такая же функция компенсации разницы во времени могла бы быть добавлена к каскадным АЦП/ЦАП, использующим LVDS, но это потребовало бы расчета компенсации в программном обеспечении или в логике.

Если вы посмотрите на распределение часов/синхронизации между источником часов, контроллером хоста и преобразователями данных, будет некоторый допустимый бюджет смещения для данного интерфейса JESD204, реализованного в основном процессоре. Этот бюджет несоответствия смещения между самыми длинными и самыми короткими трассами в интерфейсе должен быть в пределах некоторого максимального значения смещения, которое может быть компенсировано схемой тайминга интерфейса. Если работать в пределах бюджета смещения, интерфейс сможет обнаружить несоответствия между получаемыми входящими потоками данных на каналах DATA, и компенсация смещения может быть выполнена в логике. Это дает истинное фазовое различие между семплированными сигналами.

Множественные АЦП/ЦАП JESD204 против многоканальных компонентов

Если вы знакомы с АЦП/ЦАП, то должны знать, что эти компоненты часто имеют несколько входных/выходных каналов для приема/генерации сигналов. Учитывая это, вполне справедливо задать вопрос: каково преимущество использования отдельных АЦП с интерфейсом вроде JESD204 по сравнению с использованием одного многоканального АЦП/ЦАП?

Некоторые из проблем, присутствующих при использовании многоканального АЦП по сравнению с отдельными АЦП, включают:

Перекрестные помехи между каналами
Согласование усиления, смещения и динамического диапазона
Чередование семплирования
Рассеивание мощности и тепло

Те же проблемы могут присутствовать и в многоканальном ЦАП. Эти компоненты могут предлагать десятки каналов в одном чипе, поэтому они действительно позволяют достигать очень высокой плотности при необходимости. Однако с этой свободой проектирования связаны некоторые условия. Обратите внимание, что существуют многоканальные АЦП, которые включают интерфейс JESD204. Преимущества каждого подхода описаны ниже.

По сути, многоканальный АЦП с одним управляемым опорным напряжением может не предлагать гибкости для приема или генерации различных типов сигналов с точки зрения смещения, уровня шума (разрешения, динамического диапазона и/или усиления). С отдельными АЦП характеристики выборки/синтеза могут быть установлены независимо, хотя это увеличивает количество компонентов для каждого интерфейса. Таким образом, основным компромиссом является более низкая плотность. Однако эта более низкая плотность необходима для уменьшения перекрестных помех.

Важное соображение исходит из перекрестных помех как функции частоты. На РЧ-частотах перекрестные помехи между каналами будут более интенсивными, чем на более низких частотах, и такие помехи будут отражаться между каналами в АЦП, который использовал бы одновременную выборку. Решением могло бы быть использование чередующейся выборки, но теперь вы полностью теряете возможность точно обнаруживать фазовые сдвиги между каналами, поскольку они не выбираются одновременно. Это также должно иллюстрировать преимущество интерфейса, совместимого с JESD204, для нескольких преобразователей данных: точное определение фазы на РЧ-частотах.

Примеры компонентов, совместимых с JESD204

На рынке доступно множество компонентов, которые предлагают высокие скорости выборки с интерфейсом JESD204B или JESD204C. Новые компоненты с интерфейсом JESD204C все еще появляются на рынке, и некоторые примеры этих будут представлены ниже.

Analog Devices AD9207BBPZ-6G

AD9207BBPZ-6G от Analog Devices - это двойной 12-битный АЦП с максимальной скоростью выборки, достигающей 6 Гвыб/с. Интерфейс передачи данных в этом компоненте можно выбрать между JESD204B или JESD204C, с максимальной скоростью передачи данных, достигающей стандартного максимума соответствия интерфейса 15,5 Гбит/с (JESD204B) или 24,75 Гбит/с (JESD204C), агрегированных по 8 линиям. Для контроля общего режима шума на входе, этот двойной компонент использует дифференциальный входной интерфейс 1,475 Вpp с высокочастотным тактовым сигналом, генерируемым с помощью встроенного ФАПЧ. Разрешение выборки также можно выбирать между 8, 12, 16 и 24 битами в зависимости от режима JESD204B или JESD204C. Более новая версия этого компонента, AD9213BBPZ-6G, предоставляет многие из тех же возможностей, но с максимальной скоростью выборки до 10,25 Гвыб/с.

Texas Instruments ADC12QJ1600AAVQ1

ADC12QJ1600AAVQ1 от Texas Instruments - это быстрый АЦП с максимальной скоростью выборки, достигающей 1,6 Гвыб/с с нечередующейся архитектурой. Компонент представляет собой четырехканальный АЦП с интерфейсом JESD204C, поддерживающим от 2 до 8 (четырех/двухканальный) или от 1 до 4 (одноканальный) сердечниковых линий при максимальной скорости передачи данных 17,16 Гбит/с (кодирование 64B/66B или 8B/10B). Полная мощность -3 дБ полоса пропускания на входе составляет 6 ГГц, что обеспечивает плоский частотный отклик для систем FMCW лидара или других систем на основе приема импульсов. Эта полоса пропускания на входе также подходит для прямого РЧ-выборки в L и S диапазонах.

Texas Instruments DAC38RF86IAAVR

DAC38RF86IAAVR от Texas Instruments - это ЦАП, совместимый с JESD204, с 14-битным разрешением и максимальной частотой дискретизации 9 ГГц. Компонент предлагает прямую синтезацию базовых сигналов или сигналов вещания для использования в приложениях, таких как радары или беспроводная связь. Устройство обеспечивает однополярный выход с интегрированным балуном. Внутренняя синхронизация достигается с помощью интегрированного NCO, что позволяет использовать опорный генератор с более низкой частотой. Для облегчения реализации интерфейса JESD204 для этих компонентов Texas Instruments предоставляет IP для использования в разработке FPGA.

Другие компоненты, поддерживающие преобразователи данных

Системы, использующие преобразователи данных, работающие на очень высоких частотах, являются высокоспециализированными, и для обеспечения точного приема сигналов они могут требовать множество других компонентов в цепи сигнала. Эти компоненты включают в себя цифровые интерфейсы с аналоговыми интерфейсами, поэтому практики, используемые в разводке печатных плат, требуют изоляции между этими секциями платы, и это иногда мотивирует использование фильтров или избыточной последовательной терминировки на некоторых сетях.

Некоторые другие компоненты, которые могут потребоваться конструкторам для поддержки каскадного приема/синтеза сигналов, включают:

Конструкторы, желающие найти уникальные компоненты, такие как АЦП и ЦАП, совместимые с JESD204, могут найти все свои компоненты смешанных сигналов с помощью расширенного поиска и функций фильтрации на Octopart. Только Octopart предоставляет расширенные функции поиска и фильтрации для помощи покупателям в поиске компонентов и актуальных данных о ценах дистрибьюторов, запасах частей и спецификациях частей. Посмотрите нашу страницу с интегральными схемами, чтобы найти необходимые вам компоненты.

Оставайтесь в курсе наших последних статей, подписавшись на нашу рассылку.