Mobile menu

8 распространённых проблем DFM, которые правила проектирования печатных плат выявляют до начала производства

Adam J. Fleischer
|  Создано: 23 Июня, 2026
At a Glance
Предотвращайте ошибки DFM в PCB до передачи в производство. Узнайте о 8 распространённых проблемах и правилах проектирования, которые помогают избежать доработок и задержек.
Go Deeper with AI:
Распространённые проблемы DFM, которые правила проектирования печатных плат выявляют до производства

Повторяющаяся картина в командах по проектированию PCB заключается в том, что критически важные правила проектирования для производства (DFM) и производственные ограничения получают и применяют уже после того, как трассировка PCB идет полным ходом. Отраслевые исследования 2025 PCB West, SMTA International и Embedded World North America подтверждают эту тенденцию, которую иногда называют «ошибкой сдвига вправо» (shift-right failure). 

Если ограничения вводятся слишком поздно по ходу процесса, проект приходится отправлять в дорогостоящие циклы переразводки, и график неизбежно страдает. Каждый разработчик PCB узнает эту проблему, когда видит замечания fab-проверки: недостаточную ширину кольцевого пояска, узкие медные перемычки рядом с корпусом Quad Flat No-Lead (QFN) с малым шагом выводов или неверно заданную апертуру маски для выбранного типа площадки.

Решение состоит в том, чтобы внедрять правила проектирования, согласованные с производителем, еще до размещения компонентов и поддерживать их активными на протяжении всей трассировки. Чтобы помочь вашей команде добиться успеха, давайте рассмотрим восемь распространенных DFM-проблем и то, как создать правила, которые позволят обнаруживать каждую из них. 

Ключевые выводы

  • Большинство проблем, выявляемых при fab-проверке, возникают из-за того, что правила проектирования были заданы слишком поздно, не были согласованы с выбранным производителем или не соблюдались на протяжении всей трассировки. 
  • Преобразуйте опубликованные производителем технологические возможности в правила зазоров, кольцевого пояска, маски и отверстий еще до размещения компонентов и перепроверяйте их при смене производителя или стека слоев. 
  • Держите online DRC активным на протяжении всей трассировки и запускайте пакетный DRC на каждом ключевом этапе разводки, чтобы выявлять DFM-проблемы до того, как Gerber-файлы покинут рабочую станцию. 

Восемь распространенных DFM-проблем и правила, которые их выявляют

Перед тем как начинать трассировку, используйте это как предполетный контрольный список. Ниже каждый типовой сбой, выявляемый при fab-проверке, сопоставлен с правилом, которое его предотвращает, чтобы вы могли один раз задать ограничение и затем поручить DRC его контролировать. 

Геометрия меди

1. Нарушение кольцевого пояска, особенно на внутренних слоях

Кольцевой поясок — это медь, окружающая металлизированное отверстие после сверления. Увод сверла, допуск совмещения и вариации металлизации уменьшают его ширину, а слишком узкие пояски разрываются, чаще всего на внутренних слоях, где дефект остается невидимым до электрического тестирования. Здесь следует задать правило Minimum Annular Ring, распространив его на внешние и внутренние слои в соответствии с допусками производителя. 

2. Размеры медных элементов

Медные элементы и зазоры между ними должны иметь минимальный размер, чтобы быть технологичными в производстве. Правило Routing -> Width (с заданным минимумом для всех цепей) и значения Clearance позволяют контролировать допустимые размеры и расстояния между медными элементами.

3. Кислотные ловушки

Медные элементы с острыми углами могут удерживать травитель в процессе изготовления и вызывать перетравливание окружающей меди. Травители с низкой вязкостью во многом решили эту проблему, но правило Acute Angle игнорировать не стоит. Оно направляет трассы в площадки под углом 45° или 90°, избегая переходов в самой меди с углами менее 90°.

4. Зазор между отверстием и медью

Если просверленное отверстие оказывается слишком близко к меди на соседнем слое, после металлизации между ними может возникнуть короткое замыкание. Этот риск особенно велик в многослойных платах, где медь внутренних слоев не видна при визуальной проверке трассировки. Настройте правило Clearance с использованием строки Hole в матрице Minimum Clearance Matrix, чтобы заблокировать проблему до передачи в fab.

Маска и паста

5. Проблемы с перемычками паяльной маски и апертурами на компонентах с малым шагом выводов

Компоненты с малым шагом выводов требуют наличия перемычек паяльной маски между выводами. Когда эти перемычки слишком тонкие, они могут отслаиваться в виде узких фрагментов при обращении с платой или во время сборки. Когда их нет либо они слишком малы, припой свободно растекается между соседними выводами и образует перемычки при оплавлении. Задайте Minimum Solder Mask Sliver и Solder Mask Expansion, чтобы охватить оба режима отказа.

Площадки, переходные отверстия и посадочные места

6. Неравномерные подключения SMD-площадок (риск tombstoning)

Небольшие двухконтактные пассивные компоненты могут приподниматься с одной площадки во время оплавления, если площадки нагреваются с разной скоростью, особенно когда одна площадка подключена напрямую к медному полигону, а другая — через узкую дорожку. Для малых SMD-компонентов задайте Polygon Connect Style в режиме thermal relief (а не direct connect), дополнив это симметрией площадок на уровне посадочного места.

7. Via-in-pad без заполнения или закрытия

Сквозное переходное отверстие внутри SMD-площадки позволяет припою утекать в отверстие во время оплавления, оставляя ослабленное паяное соединение. У via-in-pad есть законные области применения, например fanout-трассировка BGA с малым шагом, но в проекте нужно явно указать требование filled-and-capped. Применяйте правило Vias Under SMD вместе с настройками зазора между via и площадкой в правиле Clearance, а в производственных примечаниях указывайте требование заполнения и закрытия.

Размещение и шелкография

8. Нарушения зазоров между компонентами и попадание шелкографии на площадки

Компоненты, размещенные слишком близко друг к другу, мешают оборудованию установки или затрудняют доступ для доработки. Шелкография, перекрывающая площадки или открытую медь, может мешать смачиванию припоем и затруднять инспекцию. Правила Component Clearance и Silk To Solder Mask Clearance позволяют обнаружить обе проблемы до вывода производственных файлов. 

Восемь DFM-проблем и правила, которые их выявляют

DFM-проблема

Правило проектирования, которое ее выявляет

Геометрия меди

Нарушение кольцевого пояска, особенно на внутренних слоях

Minimum annular ring (с областью действия на внешние и внутренние слои согласно допускам производителя)

Узкие медные фрагменты

Width (минимум, заданный для соответствующих цепей); проверка заливки полигонов 

Кислотные ловушки

Acute angle

Зазор между отверстием и медью

Clearance (строка hole, матрица минимальных зазоров) 

Маска и паста

Проблемы с перемычками паяльной маски и апертурами на компонентах с малым шагом выводов

Minimum solder mask sliver; solder mask expansion

Площадки, via и посадочные места

Неравномерные подключения SMD-площадок (риск tombstoning)

Polygon connect style (thermal relief на малых SMD); симметрия площадок посадочного места

Via-in-pad без заполнения или закрытия

Vias under SMD

Размещение и шелкография

Нарушения зазоров между компонентами и попадание шелкографии на площадки

Component clearance; silk to solder mask clearance

Когда задавать правила и когда выполнять проверку

Наборы DFM-правил помогают только в том случае, если они заданы до размещения компонентов и остаются активными на протяжении всей трассировки, потому что именно дрейф правил превращает небольшие нарушения в доработки на поздних этапах. Правила и контроль их выполнения охватывают три этапа процесса трассировки.

До размещения компонентов

Определите наборы правил совместно с производителем, который действительно будет изготавливать плату. Найдите его актуальные технологические возможности (большинство fab-производителей публикуют их на своих сайтах, другие отправляют PDF по запросу) и используйте их для создания правил зазоров, кольцевого пояска, отверстий и маски. Несоответствие между правилами в инструменте трассировки и реальными возможностями производителя — одна из самых частых причин DFM-доработок.

Во время трассировки

Online DRC должен оставаться включенным на протяжении всей трассировки. Нарушения охватываемых правил помечаются в момент их появления, что делает исправления локальными и предотвращает более масштабные переделки. 

На контрольных этапах и перед выводом файлов

Запускайте пакетный DRC после каждого крупного этапа трассировки, включая завершение цепи, завершение слоя или фиксацию региона. Устраняйте нарушения до перехода дальше и не откладывайте их на конец. Пересмотр допущенных исключений при каждом запуске не дает списку waiver-исключений незаметно превратиться в собственный набор правил.

Именно дрейф правил позволяет поздним DFM-проблемам незаметно возвращаться. Технологические возможности производителей меняются, а наборы правил, импортированные из старых проектов, могут уже не соответствовать допускам текущего fab-партнера. Проверка параметров правил при каждом пакетном DRC — это то, что не позволяет «ошибке сдвига вправо» незаметно вернуться. Чтобы получить несколько профессиональных советов и контрольный список, см. 7 способов выявлять правила и ограничения на ранних этапах.

Как Altium Develop поддерживает контроль DFM

Altium Develop переносит возможности проектирования уровня Altium в рабочий процесс, настроенный под то, как работают небольшие команды. Наборы правил, текущее состояние проекта и результаты DRC остаются связанными на протяжении всей трассировки, а ограничения централизованы в Constraint Manager, а не разбросаны по электронным таблицам, которые со временем расходятся между собой. Online DRC отмечает нарушения активных правил во время трассировки, а пакетный DRC проверяет проект на контрольных этапах. Замечания по результатам проверки остаются привязанными к текущему состоянию проекта, поэтому инженеры-технологи и fab-партнеры могут видеть их и комментировать до того, как проблемы станут дорогостоящими. 

От набора правил к сборке с первого прохода

DFM-проблемы, обнаруженные во время трассировки, обычно устраняются быстро и локально. Те же самые проблемы, найденные при fab-проверке или сборке, могут привести к пересмотру графика. Если согласованные с fab правила активны на протяжении всей трассировки, проверка становится подтверждением, а не исправлением. Это и есть подход shift-left, который продвигает Altium, применительно к DFM: обеспечивать соблюдение ограничений раньше по ходу процесса, пока проект еще остается гибким.

Начните работу с Altium Develop →

Часто задаваемые вопросы о распространенных DFM-проблемах

Какие конкретные инструменты используются для DFM-проверок при проектировании PCB?

Такие инструменты, как Altium Designer, Cadence Allegro и Mentor Graphics Xpedition, являются популярным выбором для DFM-проверок и предоставляют мощные возможности для контроля соблюдения правил проектирования и ограничений.

Почему важно применять DFM-правила до начала трассировки PCB?

Применение DFM-правил до начала трассировки PCB помогает предотвратить дорогостоящие ошибки и доработки, поскольку с самого начала обеспечивает соответствие проекта производственным возможностям.

Как согласовать мои правила проектирования с возможностями производителя?

Сотрудничайте с вашим производителем, чтобы понять его опубликованные технологические возможности, и соответствующим образом скорректируйте свои правила проектирования, используя такие инструменты, как Constraint Manager от Altium, чтобы поддерживать согласованность на всем протяжении процесса проектирования.

Материалы по теме

Об авторе

Об авторе

Adam Fleischer is a principal at etimes.com, a technology marketing consultancy that works with technology leaders – like Microsoft, SAP, IBM, and Arrow Electronics – as well as with small high-growth companies. Adam has been a tech geek since programming a lunar landing game on a DEC mainframe as a kid. Adam founded and for a decade acted as CEO of E.ON Interactive, a boutique award-winning creative interactive design agency in Silicon Valley. He holds an MBA from Stanford’s Graduate School of Business and a B.A. from Columbia University. Adam also has a background in performance magic and is currently on the executive team organizing an international conference on how performance magic inspires creativity in technology and science. 

Related Technical Documentation

Связанные ресурсы

Вернуться на главную
Thank you, you are now subscribed to updates.