Новые пользователи Altium Designer могут не полностью понимать преимущества организации схематических листов с точки зрения иерархии сверху вниз или снизу вверх. В результате пользователи часто приступают к простому (плоскому) проектированию схем, не уделяя внимания организации проекта. В этой статье мы подробно рассмотрим символы листов и как они используются для синхронизации частей большого проекта.
В Altium Designer начало иерархического проектирования требует создания символов листов. Символ схематического листа является электрическим примитивом, используемым для представления подчиненного или дочернего листа в иерархической организации схем или организационной схеме иерархии. Символы листов также включают в себя входы листа, которые обеспечивают структуру разбиения работ с соединениями сети между родительскими и дочерними схематическими листами, аналогично тому, как порты обеспечивают узлы между схемами в диаграмме плоского схематического проектирования. Символы листов могут быть использованы для организации нескольких схем в большом проекте и предоставляют пользователям общую гибкость для просмотра соединений сети по всему их проекту.
На изображении ниже символ листа определяется дизайнатором. Это может быть использовано для установления категории дизайна, при этом соответствующее имя файла связывается с определенным схематическим листом. При определении записей в символе листа, имена входов листа затем связываются с таким же именем в их подлистах.
Рисунок 1 - Общий символ листа с входом листа
Чтобы создать символ листа в Altium Designer, просто перейдите в Размещение -> Символ листа в редакторе схем. После этого вы можете добавить вход листа, перейдя в Размещение -> Вход листа и разместив его на символе листа на схеме.
Свойства символа листа в Altium Designer могут определить дизайнатор для вашего просмотра, а также имя файла, которое критически важно для связывания. Как только имя файла определено, вход листа может быть добавлен и отредактирован. Его имя должно совпадать либо с существующим портом, либо с портом питания на уровне подлиста.
Рисунок 2 - Свойства символа листа
Рисунок 3 - Свойства входа листа
В иерархической структуре проекта, состоящей из множества символов листов печатной платы, каждый со своим собственным входом, очень легко перейти к определенному листу проекта, используя Ctrl + двойной клик по записи листа. Это позволит сфокусироваться на определенном порте с именем сети на соответствующем листе и позволит пользователям просматривать его соединение с иерархической точки зрения.
Рисунок 4 - Верхний уровень листа иерархического проектирования
Подход к проектированию сверху вниз, по сути, описывается как процесс принятия решений по структуре разбивки работ, пошаговое проектирование или декомпозированное проектирование. Это означает взятие обзора проекта, который обычно описывается на верхнем уровне листа, и разбиение его на подкатегории, каждая из которых описывается более подробно.
Рисунок 5 - Навигация по иерархии
Ниже приведены команды, которые являются первыми шагами для начала иерархии подхода к проектированию сверху вниз. Эти функции можно найти в Altium Designer в меню Design.
- Создать лист печатной платы из символа
- Создать VHDL файл из символа
- Создать Verilog файл из символа
Все четыре функции структуры иерархии выполняются в редакторе схем программного обеспечения. При использовании функции «создать лист из символа» фактически создается подлист с верхнего уровня и включает в себя соответствующие порты.
Рисунок 6 - Редактор схем Altium Designer
Подход к проектированию снизу вверх является противоположностью подхода сверху вниз, но также основан на иерархии. В подходе снизу вверх вы, по сути, анализируете плоский дизайн подлистов и используете их для создания верхнего уровня, который объединяет всю эту информацию в одну категорию. В результате в Altium Designer структурный вид остается прежним.
Рисунок 7 - Пример области связности иерархических сетей
Существует пять различных структурированных методов определения связности сетей на печатных платах: иерархический, глобальные порты, глобальные метки сетей, глобальные метки сетей и порты, а также соединители вне листа. Выбор метода зависит от структуры ваших многостраничных проектов. Для иерархического проекта соединение между родительским листом и подлистами определяется с помощью именованных входов листа на верхнем уровне, которые соответственно совпадают с именованными портами на подлистах через метки сетей компонентов.
При создании иерархического проекта в Altium Designer, пользователи должны определить область видимости перед продолжением. В противном случае они столкнутся с необычными ошибками компиляции, наиболее распространенной из которых является дублирование имен сетей. Область видимости можно определить, перейдя в Проект -> Параметры проекта -> Опции -> Область видимости идентификатора сети.
Рисунок 8 - Как определить область видимости идентификатора иерархической сети
В структурированном многостраничном проекте может быть сложно просматривать связи и показывать обозревателю проекта общую структуру разбиения работ. Поэтому чрезвычайно полезно использовать входы листов для определения иерархической структуры. Это позволит пользователям проекта экономить время и избавиться от головной боли, связанной с многостраничным дизайном, когда они переходят к рассмотрению схематического проекта перед производством.