Khoan và Lấp cho Via Mù và Via Chôn trong PCBs

Blind vias không chỉ dành cho HDI PCBs, chúng còn được sử dụng trong các thiết kế tiêu chuẩn với việc khoan cơ khí mà không cần các lớp ngoài mỏng hay lớp phim xây dựng. Những thiết kế này tìm thấy ứng dụng trong nhiều hệ thống khác nhau, và đối với tôi, điều này phổ biến nhất trong các thiết kế tốc độ cao hoặc thiết kế RF đòi hỏi các lỗ kết thúc cho các chân cắm ép hoặc chân ren. Bất kể ứng dụng là gì, sự hiện diện của những lỗ này đòi hỏi quy trình lắp ghép nhiều lớp để khoan, mạ và ép các lớp vào bộ xếp lớp PCB.

Số lượng lớp lắp ghép cần thiết để xây dựng một PCB là một chỉ số khá tốt cho giá cả, giả sử quá trình ăn mòn và khoan cơ khí truyền thống. Tùy thuộc vào cách sử dụng vias mù/chôn trong PCB, số lượng lớp lắp ghép có thể không khớp với số lượng ban đầu của bạn. Do đó, trước khi bạn bắt đầu đặt vias mù và chôn trong bộ xếp lớp PCB của mình, lưu ý rằng nhà sản xuất của bạn có thể áp dụng một phương pháp thay thế để xây dựng PCB của bạn, điều này có thể ảnh hưởng đến tổng chi phí và diện tích định tuyến. Tôi sẽ xem xét cách đặt vias mù và chôn ảnh hưởng đến số chu kỳ lắp ghép và cuối cùng là số bước xử lý và chi phí liên quan đến việc xây dựng.

Chi Phí của Chu Kỳ Lắp Ghép

Mỗi chu kỳ ép nối trong quá trình sản xuất PCB đều đi kèm với bước khoan và mạ, và đây là cách chúng ta có thể hình thành các via mù/chôn trong một bộ xếp chồng PCB. Khi có các via mù/chôn trong thiết kế, nhiều bước ép nối được sử dụng để kết nối từng nhóm các lớp đã khắc để tạo ra bộ xếp chồng cuối cùng. Mỗi chu kỳ ép nối thêm vào các bước xử lý và do đó làm tăng chi phí cho thiết kế. Mặc dù các via mù là hoàn toàn cần thiết trong nhiều sản phẩm, một số xem xét đơn giản về thứ tự các bước xử lý có thể bù đắp một phần chi phí phát sinh và giúp sản phẩm của bạn cạnh tranh hơn.

Bình thường, chúng ta chỉ cần đếm số lượng lớp cần có via mù/chôn, thêm 1 chu kỳ cho lõi trung tâm hoặc các lớp phủ bên ngoài của bộ xếp chồng, và chúng ta sẽ có tổng số lần ép nối cần thiết. Ví dụ, xem xét bộ xếp chồng dưới đây với một via xuyên lỗ và via chôn cho mạch in RF nhúng, mà tôi thảo luận chi tiết hơn trong một bài viết khác.

Trong ví dụ này, chúng ta có một bộ xếp chồng đối xứng yêu cầu hai chu kỳ ép nối: một cho via chôn nhúng, và một chu kỳ khác cho hai lớp ngoài cùng. Đây là một ví dụ đơn giản minh họa quy trình ép nối đa lần tiêu chuẩn cần thiết để hình thành các via mù/chôn.

Có những trường hợp việc sử dụng vias mù/kín có thể cho phép ít chu kỳ ép nhiều lớp hơn hoặc một phương pháp xử lý khác thay vì chỉ sử dụng ép nhiều lớp tuần tự như chúng ta có thể thấy trong một trong những kiểu xếp chồng HDI tiêu chuẩn. Một số trường hợp này bao gồm:

• Vias mù bắt đầu từ một lớp bề mặt hoặc vias kín lệch (cấu trúc không hỗn hợp)
• Xếp chồng có vias mù/kín chéo nhau
• Xếp chồng hỗn hợp với vias mù/kín
• Xếp chồng ngược (hoặc xếp chồng nắp-lõi)

Khoan lùi và Lấp đầy

Một quy trình thay thế có thể được sử dụng thay vì ép nhiều lớp tuần tự là khoan lùi và lấp đầy ở các lớp cụ thể vì điều này có thể loại bỏ một hoặc nhiều bước ép lớp. Trong khoan lùi và lấp đầy, một via mù hoặc kín được hình thành qua lớp cần thiết, nhưng sau đó nhà sản xuất sẽ khoan lùi via mù/kín đến chiều dài mong muốn. Điều này chấm dứt via ở lớp mong muốn, và không gian còn lại trong lớp điện môi đã khoan được lấp đầy bằng epoxy không dẫn điện. Khu vực đã lấp đầy sau đó có thể được phủ một lớp kim loại, như trong trường hợp lớp đã khoan là một lớp đồng.

Trong một số ví dụ được đưa ra ở trên, đây có thể là cách ưu tiên để chế tạo một số cấu trúc chồng chất vì nó có thể loại bỏ một hoặc nhiều chu kỳ ép nhiệt. Một chút dự đoán các bước xử lý trong những ví dụ này sẽ giúp bạn lên kế hoạch tốt hơn cho việc sử dụng vias mù/chôn, và có thể loại bỏ một số bước ép nhiệt trong quá trình chế tạo PCB.

Vias Mù/Chôn Không Đối Xứng

Quá trình chế tạo PCB thường giả định và tiến hành với sự đối xứng trong cách sắp xếp các lớp, và do đó, trong quá trình ép nhiệt. Tuy nhiên, cấu trúc chồng chất PCB với vias mù/chôn có thể không sử dụng vị trí đối xứng trong cấu trúc chồng chất. Ví dụ, với một via chôn như trường hợp dưới đây, đây sẽ là trường hợp điển hình mà việc khoan và lấp lại được đánh giá là giải pháp chế tạo thay vì sử dụng thêm một chu kỳ ép nhiệt.

Trong ví dụ này, giữ cấu trúc chồng chất đối xứng trong quá trình chế tạo sẽ gây ra hai quá trình có thể xảy ra:

• Chế tạo L3-L6 trước, tiếp theo là cặp lớp L2/L7 và L1/L8 (tổng cộng 3 chu kỳ ép nhiệt)
• Chế tạo L2-L7 trước, khoan và lấp lại, và hoàn thành với cặp lớp L1/L8 (tổng cộng 2 chu kỳ ép nhiệt)

Trong quá trình khoan và lấp lại từ L6 đến L7, việc khoan có khả năng làm đứt mạch ở khu vực xung quanh các lỗ khoan. Rõ ràng, điều này loại bỏ lợi ích chính của việc sử dụng via mù/ẩn, đó là cho phép một số không gian định tuyến bằng cách giữ cho thân via và pad xa các đường mạch bên ngoài phạm vi lớp. Do đó, điều này hoạt động tốt nhất nếu phần được khoan lại chỉ liên quan đến việc khoan qua lớp đổ đồng hoặc một lớp mặt phẳng. Với một lớp mặt phẳng, việc khoan lại sẽ cắt qua đồng, nhưng việc tái mạ đồng cần thiết sẽ giống nhau ở mọi nơi và do đó có thể sử dụng mạ chuẩn để tái tạo đồng.

Vượt qua Via Mù/Ẩn

Bây giờ, hãy xem xét trường hợp của các via mù/ẩn chéo nhau ở các phạm vi lớp khác nhau. Trường hợp này là thú vị nhất vì nó cũng có thể liên quan đến các sắp xếp via lệch (không đối xứng), sau đó cũng chéo nhau trong chồng lớp PCB. Mặc dù có một số lý do điện tử bạn có thể cần các via mù/ẩn chéo nhau này, việc phân công lớp sáng tạo có thể cho phép quá trình khoan và lấp lại trên một số phạm vi lớp.

Ví dụ, xem xét chồng lớp sau. Điều này có thể liên quan đến nhiều via mù chéo nhau trong chồng lớp, dẫn đến nhiều vòng khoan và lấp lại trong quá trình sản xuất.

Trong quy trình chế tạo khoan và lấp đầy phía sau cho bố cục này, cái nhìn điển hình sẽ là thiết kế thực hiện ba lần ép nối với khoan và mạ, tiếp theo là khoan và mạ các via xuyên lớp. Tuy nhiên, việc kết hợp via lớn hơn và via chôn giấu có thể thực hiện như sau:

• Phần từ L3 đến L8 được chế tạo đầu tiên với việc khoan và mạ hoàn chỉnh trong phạm vi lớp này
• Các via mù dài hơn trong phạm vi lớp L3-L8 được khoan lùi trước, trong khi các via còn lại sẽ tạo thành các via chôn giấu trong bước sau
• Các lỗ khoan lùi được lấp đầy bằng epoxy không dẫn điện và được mạ trên bất kỳ lớp mặt phẳng đồng nào
• Các phạm vi lớp ngoài được khoan, ép nối và mạ
• Các lỗ xuyên từ L1 đến L10 được khoan và mạ để hoàn thành bố cục

Có thể có những lý do mà một via mù chuyên dụng với phạm vi lớp cụ thể là cần thiết, ngay cả khi phạm vi của nó vượt qua phạm vi lớp khác. Một trường hợp sử dụng tôi đã đề cập ở trên là trường hợp mạch RF nhúng, một trường hợp khác là trường hợp chân cắm press-fit với bộ chồng PCB dày. Một trường hợp sử dụng khác là để loại bỏ việc khoan lùi ở chân cắm cho sự chuyển tiếp của connector tốc độ cao. Dù trường hợp sử dụng có thể là gì, mỗi via mù/chôn sẽ tạo ra nhiều chi phí hơn, vì vậy hãy tập trung vào việc bạn có thể kết hợp những chỗ chéo nào và lập kế hoạch sàn cho các tín hiệu quan trọng xung quanh những chuyển tiếp này.

Bộ Chồng Hỗn Hợp Với Via Mù

Bộ chồng hỗn hợp là những thiết kế mà bộ chồng PCB sử dụng sự kết hợp của các bộ vật liệu. Phổ biến nhất là việc sử dụng PTFE và vật liệu FR4 tiêu chuẩn cho các thiết kế RF+kỹ thuật số (mà tôi đã nói về một cách chi tiết trong các bài viết khác), nhưng tất nhiên các bộ vật liệu khác cũng có thể được pha trộn. Khi những bộ chồng này bao gồm via mù/chôn, chúng cũng sẽ yêu cầu nhiều lần ép lớp như người ta mong đợi.

Vấn đề với việc xếp chồng hỗn hợp là liệu có nên ép các lớp hỗn hợp riêng lẻ trước và sau đó xếp chồng/chạm mạ để hình thành các lỗ thông, hay là đặt từng lớp hỗn hợp lên một cách riêng lẻ và khoan/mạ để tạo ra các via cuối cùng. Ví dụ, hãy xem xét nhóm vật liệu cho việc xếp chồng hỗn hợp được hiển thị dưới đây.

Từ đó, chúng ta có thể thấy hai khu vực tiềm năng nơi có thể áp dụng khoan lùi và lấp đầy:

• Từ L1 đến L2 trên via chôn 2:3
• Từ L5 đến L6 trên via mù 6:10

Đối với bộ vật liệu hỗn hợp bên ngoài, việc thực hiện khoan lùi và lấp đầy để tạo ra via chôn nhỏ bên ngoài không có nhiều ý nghĩa. Đối với các via bên trong, có thể hợp lý hơn vì các via mù chồng lên nhau chỉ lệch nhau một lớp. Trong trường hợp này, miễn là phạm vi lớp được khoan lùi bao gồm một lớp mặt phẳng hoặc nó được làm sạch và không có dấu vết, việc khoan lùi và lấp đầy sẽ loại bỏ một trong các lớp ép.

Xếp Chồng Ngược (còn gọi là Xếp Chồng Nắp-Lõi)

Cấu trúc xếp chồng lõi-nắp hiệu quả bằng cách đặt các lớp mặt ngoài và sử dụng vias chôn trong các lớp tín hiệu bên trong để định tuyến các đường dẫn tín hiệu. Các lỗ thông hồi được sử dụng để kết nối các linh kiện trên các lớp khác và để khâu các lớp mặt ngoài lại với nhau. Ví dụ đơn giản nhất là với một PCB 4 lớp, nơi mà hai lớp bên trong được sử dụng cho tín hiệu và được định tuyến bằng vias chôn. Với số lượng lớp cao hơn, các lớp nắp bên ngoài vẫn sẽ yêu cầu các lớp ép cuối cùng trước khi khoan và mạ lỗ thông hồi, nhưng các lớp bên trong có thể sử dụng quy trình khoan lùi và lấp đầy thay vì ép nối tiếp. Điều này được thể hiện trong cấu trúc xếp chồng lõi-nắp dưới đây.

Có nhiều lựa chọn để áp dụng kỹ thuật khoan lùi và lấp đầy: ở khu vực giữa các vias chôn dài/ngắn (L3-L4 và L7-L8), ngoài phạm vi lớp L4-L7, hoặc trên các phạm vi lớp nắp (L1-L2 và L9-L10). Các phạm vi lớp nắp có lẽ hợp lý nhất trong một cấu trúc lõi-nắp do sử dụng các lớp mặt ngoài, nhưng chỉ khi khoan lùi không đi qua các pad linh kiện, vì vậy nó có thể chỉ được sử dụng trên một PCB một mặt. Các phạm vi lớp bên trong cũng là ứng cử viên, đặc biệt trong cấu trúc lõi-nắp 10 lớp này có thể chứa thêm các lớp mặt phẳng bên trong cấu trúc.

Tóm tắt

Bất cứ khi nào mạ được sử dụng sau khi khoan lùi, có thể xuất hiện một lõm nhỏ trên khu vực mạ trong lớp được mạ lại. Lõm này thường nhỏ khoảng ~1 mil. Khi áp dụng kỹ thuật khoan lùi và lấp đầy, nó thường được sử dụng trên các vias mù/chôn khoan cơ học, sẽ chiếm các điện mô dày hơn. Do đó, trong hầu hết các trường hợp thực tế, lõm còn lại sẽ không ảnh hưởng đến sự biến đổi độ dày tự nhiên của lớp điện mô.

Dường như có vẻ mâu thuẫn khi áp dụng kỹ thuật khoan lùi vào thiết kế via của PCB mà mục đích ban đầu là loại bỏ việc khoan lùi, nhưng điều này cho thấy việc sử dụng khoan lùi một cách khôn ngoan và có mục tiêu cuối cùng lại giúp tiết kiệm chi phí lớn. Một chút dự đoán có thể cho phép bạn tận dụng quy trình này và thậm chí chỉ định nó cho quá trình sản xuất.

Dù bạn cần xây dựng điện tử công suất đáng tin cậy hay hệ thống số tiên tiến, hãy sử dụng bộ tính năng thiết kế PCB đầy đủ và công cụ CAD hàng đầu thế giới trong Altium Designer^®. Để thực hiện sự hợp tác trong môi trường đa ngành nghề ngày nay, các công ty đổi mới đang sử dụng nền tảng Altium 365^™ để dễ dàng chia sẻ dữ liệu thiết kế và đưa dự án vào sản xuất.

Chúng ta mới chỉ khám phá bề mặt của những gì có thể thực hiện với Altium Designer trên Altium 365. Bắt đầu dùng thử miễn phí Altium Designer + Altium 365 ngay hôm nay.