Quản lý Trở kháng thông qua Thiết kế Xếp chồng PCB Với Các Mặt phẳng Tham chiếu

Zachariah Peterson
|  Created: Tháng Hai 25, 2023  |  Updated: Tháng Bảy 1, 2024
Quản lý Trở kháng thông qua Thiết kế Xếp chồng PCB Với Các Mặt phẳng Tham chiếu

Kiểm soát trở kháng, quản lý trở kháng và điện môi kiểm soát là ba thuật ngữ có thể thay thế lẫn nhau một cách lỏng lẻo và đề cập đến các phương pháp khác nhau để thiết lập trở kháng mà tín hiệu trong PCB nhìn thấy. Công cụ tính toán trở kháng, như các công cụ trực tuyến miễn phí và các chương trình EDA của bạn, có thể giúp bạn tính toán trở kháng của đường dẫn và bạn có thể nhận được giá trị gần chính xác cho trở kháng. Tuy nhiên, vấn đề thực sự xuất hiện trong quá trình sản xuất, và thiết kế bạn tạo ra sẽ cần được sản xuất sao cho thực sự đạt được trở kháng mục tiêu.

Rõ ràng, không có quy trình sản xuất nào là hoàn hảo, và bất kỳ PCB nào ra khỏi dây chuyền sản xuất đều sẽ có một số biến đổi về trở kháng của đường dẫn, và những biến đổi này càng rõ rệt hơn ở tốc độ dữ liệu cao hơn (tức là, băng thông tín hiệu rộng hơn). Ngoài ra, nếu trở kháng không được chỉ định tương ứng với một bộ xếp chồng thực tế hoặc dữ liệu điện môi của vật liệu, nhà sản xuất sẽ cần phải chỉnh sửa dữ liệu thiết kế của bạn để đảm bảo đạt được mục tiêu trở kháng.

Kiểm Soát Trở Kháng vs. Điện Môi Kiểm Soát

Thiết kế các bảng mạch yêu cầu một thông số trở kháng cụ thể, hoặc nhiều thông số trở kháng, nói chung bao gồm hai phương pháp: thiết kế điện môi kiểm soát hoặc thiết kế trở kháng kiểm soát.

Một số nhà thiết kế (bao gồm cả tôi) sẽ sử dụng thuật ngữ điều khiển trở kháng

để chỉ việc tính toán trở kháng dấu vết dựa trên một cấu trúc lớp được chỉ định. Miễn là hằng số điện môi và độ dày được biết đến, thì trở kháng dấu vết có thể được tính toán. Một số nhà sản xuất PCB sẽ gọi đây là thiết kế “điều khiển điện môi”:

  • Điều khiển điện môi

Được một số nhà sản xuất PCB sử dụng để chỉ việc tính toán trở kháng bởi nhà thiết kế, và nhà sản xuất sẽ không tính toán/làm thử nghiệm lại trở kháng.

Thiết kế điều khiển điện môi yêu cầu nhà thiết kế biết hằng số điện môi cho các lớp laminate hỗ trợ nơi mà một thông số trở kháng được yêu cầu. Nói cách khác, nhà thiết kế cần biết giá trị Dk từ một cấu trúc lớp tiêu chuẩn hoặc vật liệu có sẵn, cũng như độ dày của lớp. Việc đặt các mặt phẳng tham chiếu (mặt phẳng nối đất) không cần phải được chỉ ra trong một cấu trúc lớp tiêu chuẩn.

Một số nhà sản xuất cung cấp máy tính trở kháng có thể giúp bạn xác định kích thước dấu vết chính xác cần thiết cho một bố trí dấu vết/mặt phẳng nối đất và giá trị trở kháng yêu cầu. Tuy nhiên, những máy tính này cơ bản là cho phép thiết kế điều khiển điện môi miễn là bạn nhập vào giá trị Dk và độ dày đã biết cho các điện môi.

Phương pháp khác là kiểm soát trở kháng. Trong phương pháp này, người thiết kế chỉ cần chọn chiều rộng/khoảng cách dây dẫn mà họ muốn và trở kháng mà nó sẽ đạt được. Nhà sản xuất sau đó sẽ chọn một hỗn hợp các điện môi và độ dày của lớp để đạt được mục tiêu đó, và họ sẽ kiểm tra điều này trên một mẫu thử nghiệm.

  • Kiểm soát trở kháng

Được sử dụng thay thế cho kiểm soát điện môi bởi một số nhà thiết kế PCB

Được sử dụng bởi các nhà sản xuất PCB để chỉ việc lựa chọn điện môi và độ dày để đạt được thông số chiều rộng/khoảng cách dây dẫn, hoặc sửa đổi hình dạng dây dẫn, để đạt được mục tiêu trở kháng. Nhà sản xuất sẽ kiểm tra trở kháng trên một mẫu thử nghiệm.

Việc sửa đổi sắp xếp lớp stackup, độ dày điện môi, độ dày prepreg, và độ dày lớp laminate đều thay đổi trở kháng mà tín hiệu trên bảng mạch nhìn thấy. Là một nhà thiết kế, bạn chỉ cần cung cấp một bảng trở kháng hoặc bảng dây dẫn truyền dẫn, cũng như một bản vẽ stackup, trong ghi chú sản xuất của bạn.

Những gì các nhà sản xuất thường không làm là bắt đầu chỉnh sửa độ rộng và khoảng cách của các đường dẫn để đạt được mục tiêu trở kháng. Họ có thể thực hiện những việc như áp dụng giọt nước và bù khắc phục ăn mòn như một phần của quá trình đánh giá kỹ thuật của họ, nhưng mức độ chỉnh sửa này tốt nhất là được thực hiện trong các tệp CAD gốc của bạn, không phải trong dữ liệu Gerber. Nói chung, bạn sẽ không gửi các tệp thiết kế PCB gốc của mình cho nhà sản xuất, vì vậy họ sẽ không vào thiết kế và thực hiện mức độ chỉnh sửa đó cho các đường dẫn của bạn. Trong trường hợp họ không thể đạt được mục tiêu của bạn với bộ vật liệu của họ, họ sẽ gửi lại bo mạch cho bạn để chỉnh sửa.

Số Lượng Hồ Sơ Trở Kháng Độc Đáo Trên Mỗi Lớp Là Bao Nhiêu?

Nếu bạn là một nhà thiết kế áp dụng phương pháp điều khiển điện môi, bạn có thể bị cám dỗ để tính toán nhiều hồ sơ trở kháng cho một lớp duy nhất. Nói chung, việc chỉ sử dụng các hồ sơ trở kháng độc đáo trên một lớp là ưu tiên hơn. Ví dụ, các hồ sơ trở kháng 50/100 của bạn (Ethernet, HDMI, v.v.) có thể được kết hợp trên cùng một lớp, nhưng bạn sẽ không muốn sử dụng chúng trên một lớp khác dành riêng cho USB, DDR, v.v., vì tất cả chúng đều có các hồ sơ trở kháng độc đáo của riêng mình.

Một ví dụ được hiển thị bên dưới, nơi các hồ sơ trở kháng độc đáo khác nhau được dành riêng cho các lớp khác nhau. Mặc dù một hồ sơ có thể áp dụng cho nhiều hơn một giao thức, sự phân chia ở đây được thực hiện theo hồ sơ cho một lớp nhất định. Nếu bạn cần nhà sản xuất của mình phối hợp các vật liệu để đạt được mục tiêu của bạn, thì bạn sẽ cần phải chỉ định các giá trị chiều rộng/khoảng cách trong thiết kế và mục tiêu trở kháng bạn muốn đạt được.

Example impedance control specification
Ví dụ xếp chồng được sử dụng cho một đặc tả kiểm soát trở kháng theo từng lớp.

Lý do cho việc này là nó cho phép cả hai phương pháp kiểm soát trở kháng và kiểm soát điện môi. Khi áp dụng phương pháp kiểm soát trở kháng, điều này cho phép nhà sản xuất chỉ điều chỉnh dữ liệu điện môi cho một lớp duy nhất nếu cần, và điều này chỉ sẽ chỉnh sửa các hồ sơ trở kháng mục tiêu mà vẫn giữ nguyên các hồ sơ khác. Ví dụ, ở các lớp trên cùng và dưới cùng, nhà sản xuất có thể chọn hằng số điện môi và độ dày cần thiết cho một mục tiêu trở kháng cụ thể miễn là bạn chỉ định chiều rộng/khoảng cách dấu vết và giá trị trở kháng mục tiêu.

Cách Tôi Ưa Thích Tiếp Cận Thiết Kế Kiểm Soát Trở Kháng/Điện Môi

Sau khi xử lý đủ nhiều thiết kế, tôi đã tìm thấy hai phương pháp thường hoạt động rất tốt để tiếp cận một thiết kế kiểm soát trở kháng (hoặc chính xác hơn là điện môi) cho một hệ thống số tốc độ cao hoặc một hệ thống RF:

  • Chọn các vật liệu có sẵn cụ thể, sử dụng thông tin điện mô từ bảng dữ liệu và xác minh nhà sản xuất có tồn kho vật liệu trước khi tiến hành.
  • Lấy thông tin vật liệu/bảng dữ liệu, giá trị trở kháng và bố cục lớp liên kết tương ứng từ nhà sản xuất vải của bạn; điều này thường được quy định trong một bố cục lớp tiêu chuẩn.

Khi tôi có quyền kiểm soát những quyết định này trong thiết kế, tôi thích chọn lựa thứ nhất vì tôi thường làm việc với một nhóm vật liệu hạn chế (Isola, ITEQ và Rogers) được các nhà sản xuất PCB ưa thích của tôi tồn kho. Sau đó, tôi có thể sử dụng trình tạo bố cục lớp (như Simbeor và Layer Stack Manager trong Altium Designer) để tính toán các hồ sơ trở kháng cần thiết trên mỗi lớp.

Lựa chọn thứ hai được chọn khi bất kỳ vật liệu cơ bản nào cũng hoạt động tốt, nhưng thiết kế vẫn cần một thông số trở kháng. Tại thời điểm đó, tôi chỉ cần biết giá trị Dk và độ dày của lớp sẽ xuất hiện trong bố cục lớp, và tôi có thể tính toán chiều rộng và khoảng cách để đạt được thông số trở kháng.

Khi bạn cần thiết kế một bố cục PCB với trở kháng được kiểm soát, hãy sử dụng trình chỉnh sửa bố cục lớp tốt nhất của ngành với bộ giải pháp trường điện từ tích hợp trong Altium Designer®. Khi bạn đã hoàn thành thiết kế và muốn gửi các tệp cho nhà sản xuất của mình, nền tảng Altium 365 giúp việc hợp tác và chia sẻ dự án của bạn trở nên dễ dàng.

Chúng ta mới chỉ khám phá bề mặt của những gì có thể thực hiện với Altium Designer trên Altium 365. Bắt đầu dùng thử miễn phí Altium Designer + Altium 365 ngay hôm nay.

About Author

About Author

Zachariah Peterson has an extensive technical background in academia and industry. He currently provides research, design, and marketing services to companies in the electronics industry. Prior to working in the PCB industry, he taught at Portland State University and conducted research on random laser theory, materials, and stability. His background in scientific research spans topics in nanoparticle lasers, electronic and optoelectronic semiconductor devices, environmental sensors, and stochastics. His work has been published in over a dozen peer-reviewed journals and conference proceedings, and he has written 2500+ technical articles on PCB design for a number of companies. He is a member of IEEE Photonics Society, IEEE Electronics Packaging Society, American Physical Society, and the Printed Circuit Engineering Association (PCEA). He previously served as a voting member on the INCITS Quantum Computing Technical Advisory Committee working on technical standards for quantum electronics, and he currently serves on the IEEE P3186 Working Group focused on Port Interface Representing Photonic Signals Using SPICE-class Circuit Simulators.

Related Resources

Tài liệu kỹ thuật liên quan

Back to Home
Thank you, you are now subscribed to updates.