Designbeschränkungen, die sich aus dem PCB-Lagenaufbau ergeben

Ihr PCB-Stackup definiert weit mehr als nur die Anzahl der Kupferlagen in der Leiterplatte. Es legt die physikalischen Grenzen fest, die Via-Geometrie, Leiterbahnbreite, Abstände, Routing-Dichte, Impedanz, Kupferdicke und die Fertigungsabfolge bestimmen. Am wichtigsten ist jedoch: Das bloße Hinzufügen von Lagen oder Blind-/Buried-Vias verschafft Ihnen keine unbegrenzte Routing-Freiheit, sondern verändert die Randbedingungen im Design und kann Ihre Möglichkeiten beim Routen, Bestücken und/oder Fertigen des Designs einschränken.

Glücklicherweise hilft das Verständnis dieser Faktoren Entwicklern dabei, fundiertere Stackup-Entscheidungen zu treffen, anstatt sich auf hohe Lagenzahlen und fortschrittliche Via-Stacks als Krücke zu verlassen. Der schlimmste Fall ist, ein Design abzuschließen und erst dann festzustellen, dass es unter den für das Layout verwendeten Randbedingungen nicht gefertigt werden kann. Entwickler können diese Probleme vermeiden, indem sie verstehen, wie das PCB-Stackup konkrete Designregeln im PCB-Layout vorgibt.

Wie Ihr PCB-Stackup die Designregeln bestimmt

Mit steigender Bauteilanzahl und wachsender Verbindungsdichte erhöht sich in der Regel auch die Anzahl der PCB-Lagen. Dies geschieht meist, um moderne BGAs und Fine-Pitch-Bottom-Terminated-Packages unterzubringen, wodurch Lagenzahl und gesamte Stackup-Dicke entsprechend zunehmen. Hochgeschwindigkeitsschnittstellen können außerdem bestimmte Dielektrikumsdicken erfordern, um kontrollierte Impedanz mit fertigungsgerechten Leiterbahnbreiten zu erreichen.

Diese Anforderungen stehen in Wechselwirkung mit der Gesamtdicke der Leiterplatte. Eine Leiterplatte mit hoher Lagenzahl, die aus relativ dicken Dielektrikumslagen aufgebaut ist, kann schnell zu dick für Standard-Durchkontaktierungsbohrungen werden. Sehr dünne Dielektrikumslagen können die Routing-Dichte verbessern, aber sie können das Design auch in Richtung HDI-Fertigungsprozesse drängen. Das Stackup muss daher Routing-Dichte, Impedanzanforderungen, Gesamtdicke und Fertigungsfähigkeit in ein Gleichgewicht bringen.

Die häufigsten durch das Stackup bedingten Einschränkungen lassen sich wie folgt zusammenfassen:

Aspektverhältnis von Durchkontaktierungen

Durchkontaktierungen gehören zu den einfachsten Stellen, an denen ein nicht fertigungsgerechtes Design entstehen kann. Der maßgebliche Wert ist das Aspektverhältnis zwischen Leiterplattendicke und fertigem Lochdurchmesser. Je dicker die Leiterplatte wird oder je kleiner der Bohrer ist, desto schwieriger wird es, die gesamte Tiefe des Vias zu galvanisieren. Aus mehreren Gründen erlaubt PCB-Designsoftware jedoch nicht, das Aspektverhältnis als Designregel zu definieren, sondern verlangt stattdessen, dass der Benutzer minimale zulässige Lochgrößen für verschiedene Via-Typen festlegt.

Wenn beispielsweise fertige Vias mit 0,15 mm in eine 2 mm dicke Leiterplatte gesetzt werden, entsteht ein sehr kritisches Aspektverhältnis, das die meisten Leiterplattenhersteller ablehnen werden. Selbst bei einer nominalen Platinendicke von 62 mil (1,57 mm) kann diese Bohrgröße außerhalb der Standardprozessfähigkeit vieler Hersteller liegen. Das wird besonders relevant, wenn große BGAs oder dichte QFN-Layouts Entwickler dazu veranlassen, den Via-Durchmesser zu verkleinern, um mehr Routing-Kanäle zu schaffen:

• Bei einem großen BGA, das Durchkontaktierungen im Fanout-Routing aufnehmen kann, bedeuten mehr Pins auch mehr Lagen im Stackup und damit eine größere Dicke
• Mit zunehmender Leiterplattendicke nähern sich Durchkontaktierungen der Grenze des Aspektverhältnisses, und wenn man sie größer macht, stößt man irgendwann an die Abstandsgrenze

Die richtige Vorgabe sollte vom Leiterplattenhersteller kommen und nicht aus einer allgemeinen PCB-Designregel. Die meisten Fertiger akzeptieren einen Bohrdurchmesser von 8 mil in einer Leiterplatte mit Standarddicke, die nach den IPC-Class-2-Verarbeitungsstandards gefertigt wird; bei Class 3 kann das zulässige Aspektverhältnis geringer ausfallen. Sobald das maximal unterstützte Aspektverhältnis bekannt ist, kann der minimal zulässige Bohrdurchmesser aus der vorgesehenen Leiterplattendicke abgeleitet werden.

Kupfergewicht verändert die Routing-Regeln

Das Kupfergewicht ist ein weiterer Stackup-Parameter, der die Routing-Dichte begrenzt. Mit zunehmender endgültiger Kupferdicke steigen in der Regel die minimal fertigungsgerechte Leiterbahnbreite und der Kupfer-zu-Kupfer-Abstand. Im Hinblick auf PCB-Designregeln bedeutet das, dass Innen- und Außenlagen unterschiedliche Routing-Vorgaben erfordern können. Ein typisches Stackup kann 0,5 oz Kupfer auf Innenlagen und 1 oz Endkupfer auf den Außenlagen verwenden. Die Außenlagen würden dann deutlich größere Mindestbreiten und Mindestabstände benötigen als die internen Routing-Lagen.

Auch die Unterscheidung zwischen Basiskupfer und Endkupfer ist wichtig. Außenlagen erhalten während der Durchkontaktierungs-Galvanisierung zusätzliches Kupfer, sodass eine Lage, die mit 1 oz Kupferfolie beginnt, am Ende deutlich dicker sein kann. Entwickler sollten daher in den Fertigungsunterlagen die Anforderungen an das Endkupfer angeben und Designregeln verwenden, die das endgültige Kupfergewicht berücksichtigen.

Beispiel für minimale Abstände/Merkmalsgrößen in Abhängigkeit vom Kupfergewicht (Hinweis: Für Innenlagen würde eine andere Tabelle verwendet)

Quellen: Bittele Electronics und PCBWay.

Sobald die Kupferdicke 2 oz oder mehr erreicht, werden Leiterbahnabstände, Ätztoleranzen, Harzfüllung, Lötstoppmaskenabdeckung und Lötbarkeit deutlich restriktiver. Deshalb kann es in vielen leistungselektronischen Designs oder in digitalen Designs mit zugleich hohen Strömen wesentlich mehr Gestaltungsfreiheit bieten, zusätzliche Routing- oder Flächenlagen mit 1 oz hinzuzufügen, anstatt schwere Kupferschichten auf eine kleine Anzahl von Lagen zu erzwingen. Kostenmäßig sind beide Ansätze im Wesentlichen vergleichbar.

Blind- und Buried-Vias in Teillaminierungen

Mechanisch gebohrte Blind- und Buried-Vias führen zu Einschränkungen, die direkt mit der Fertigungsabfolge und den Standard-Fertigungsmöglichkeiten zusammenhängen, insbesondere beim Bohren. Für Blind-/Buried-Vias in Teillaminierungen gelten wichtige Regeln:

1. Start- und Endregel – Die Spannweite eines mechanisch gebohrten Blind-/Buried-Vias darf nicht auf derselben Lage enden, auf der die Spannweite eines anderen mechanisch gebohrten Vias beginnt. Eine Ausnahme gilt bei sequentieller Laminierung; alternativ sind lasergebohrte Blind-Vias erforderlich, die ein Stapeln ermöglichen.
2. Keine kreuzenden Vias – Spannweiten mechanisch gebohrter Blind-/Buried-Vias dürfen sich nicht kreuzen, sie können jedoch ineinander verschachtelt sein.
3. Prepreg-Bindung – Beim Verbinden von Teillaminierungen können die Teil-Stacks nur mit Prepregs und nicht mit Kernen miteinander verbunden werden.

Als grundlegender Designansatz gilt: Wenn ein bestimmter Buried-Via-Durchmesser angestrebt wird (zum Beispiel für BGA-Fanout), muss das Bohrungs-Aspektverhältnis bereits bei der Erstellung des Stackups eingeplant werden. Jede unabhängige Blind-/Buried-Via-Spannweite kann zusätzliche Teillaminierungen, Bohrvorgänge und Galvanikschritte erfordern. Jeder dieser Schritte erhöht das Kupfergewicht, vergrößert die Anforderungen an Abstände und Größen und reduziert das zulässige Aspektverhältnis.

Der Galvanikprozess verändert außerdem die Kupferdicke am Anfang und Ende mechanisch gebohrter Buried-Via-Spannweiten. Diese freiliegenden Kupferlagen erhalten zusätzliche Beschichtung, wenn die Buried-Via-Hülsen gebildet werden. Die resultierende endgültige Kupferdicke kann Routing-Abstände, Impedanzberechnungen und Ätzkompensation auf diesen Lagen beeinflussen.

Sequentielle Laminierung und HDI-Einschränkungen

Die sequentielle Laminierung bringt eine weitere Gruppe von Grenzen mit sich, wenn lasergebohrte Mikrovias verwendet werden. Der zulässige Laserbohrdurchmesser hängt von der Dielektrikumsdicke zwischen benachbarten Kupferlagen ab, und normalerweise ist ein Aspektverhältnis von <1 erforderlich, weshalb HDI-Aufbaulagen typischerweise dünn sind. Wird das Dielektrikum im Verhältnis zum lasergebohrten Durchmesser zu dick, überschreitet das Via das vom Hersteller unterstützte Mikrovia-Aspektverhältnis.

Jeder sequentielle Aufbauzyklus fügt zudem weitere Fertigungsschritte hinzu. Gestapelte Mikrovias können gefüllte und planarisierte Vias erfordern, bevor ein weiteres Mikrovia direkt darüber platziert werden kann, und Fertiger können die Anzahl der unterstützten Stapelstufen begrenzen. Versetzte Mikrovias können einige dieser Stapelanforderungen vermeiden, beanspruchen jedoch mehr Routing-Fläche.

Viele praxisnahe HDI-Stackups kombinieren sequentielle Laminierung mit einem mechanisch gebohrten Buried-Via-Kern. Dadurch erhält der Entwickler sowohl Mikrovias nahe den Außenlagen als auch längere Buried-Verbindungen durch das Zentrum der Leiterplatte. Eine gängige Option, die Mikrovia-Stapelung in Innenlagen sowie überlappende BGAs auf beiden Seiten der Leiterplatte unterstützt, wird unten gezeigt.

Fertigungsrandbedingungen vor dem Routing definieren

Das effizienteste PCB-Stackup ist eines, das das erforderliche Routing unterstützt, ohne die Fertigung in unnötige Prozessschritte zu drängen. Bevor Platzierung und Routing beginnen, sollten Sie die Endkupfergewichte, das zulässige Aspektverhältnis für mechanisches Bohren und jede Mikrovia-Stapelung des ausgewählten Fertigers nutzen, um einige grundlegende Designregeln festzulegen:

• Kupfer-Merkmalsgröße und Abstand
• Grenzen für Via-Größen bei verschiedenen Via-Typen
• Leiterbahnbreiten/-abstände für Leitungen mit kontrollierter Impedanz
• Kupfermerkmale für Innen- und Außenlagen jeweils abhängig vom Kupfergewicht definieren

Diese einfachen PCB-Designregeln verhindern, dass das Layout in eine Richtung driftet, die umfangreiche Neuentwürfe erfordert, um fertigungsgerecht zu werden. Um die Designregeln und Einschränkungen besser zu verstehen, die durch Buried-Via-Strukturen in fortschrittlicheren Stackups vorgegeben werden, sehen Sie sich das folgende Video an.

Unabhängig davon, ob Sie zuverlässige Leistungselektronik oder fortschrittliche digitale Systeme entwickeln müssen, nutzen Sie Altiums vollständigen Satz an PCB-Designfunktionen und erstklassigen CAD-Tools. Altium bietet die weltweit führende Plattform für die Entwicklung elektronischer Produkte – inklusive der besten PCB-Design-Tools der Branche und funktionsübergreifender Kollaborationsfunktionen für fortschrittliche Entwicklungsteams. Kontaktieren Sie noch heute einen Experten von Altium!

Häufig gestellte Fragen

Wie beeinflusst die PCB-Dicke das Aspektverhältnis einer Through-Hole-Via?

Die PCB-Dicke wirkt sich direkt auf das Aspektverhältnis einer Through-Hole-Via aus. Je dicker die Leiterplatte ist, desto höher wird bei einem gegebenen Bohrdurchmesser das Aspektverhältnis, was eine gleichmäßige Hülsenmetallisierung erschwert. Entwickler sollten das maximal unterstützte Aspektverhältnis des Fertigers ermitteln und die vorgesehene Leiterplattendicke verwenden, um den minimal zulässigen fertigen Lochdurchmesser festzulegen.

Wann erfordert ein PCB-Layeraufbau eine sequentielle Laminierung?

Eine sequentielle Laminierung ist typischerweise erforderlich, wenn der Layeraufbau lasergebohrte Microvias verwendet, die mehrere Aufbau-Lagen verbinden, oder wenn Via-Strukturen in einem einzelnen konventionellen Laminierungszyklus nicht hergestellt werden können. Jeder Aufbauzyklus fügt zusätzliche Fertigungsschritte hinzu, und gestapelte Microvias müssen möglicherweise verfüllt und planarisiert werden, bevor darüber ein weiteres Microvia platziert werden kann.

Können Blind Vias und Buried Vias in einem PCB-Layeraufbau einander kreuzen oder überlappen?

Mechanisch gebohrte Blind- und Buried-Via-Spannen können sich im Allgemeinen nicht kreuzen, obwohl sie ineinander verschachtelt werden können. Außerdem kann eine mechanisch gebohrte Via-Spanne nicht auf derselben Lage enden, auf der eine andere mechanisch gebohrte Spanne beginnt, es sei denn, es wird eine sequentielle Laminierung verwendet. Lasergebohrte Microvias bieten zusätzliche Flexibilität und können gestapelte Strukturen unterstützen, wenn der Fertigungsprozess dies zulässt.

Warum benötigen äußere PCB-Lagen andere Regeln für Leiterbahnbreite und -abstand als innere Lagen?

Äußere PCB-Lagen können größere Leiterbahnbreiten und Abstände erfordern, da sie bei der Through-Hole-Metallisierung zusätzliches Kupfer erhalten. Dadurch kann ihre fertige Kupferdicke größer sein als die ursprüngliche Foliendicke und größer als das auf den Innenlagen verwendete Kupfer. PCB-Designregeln sollten daher das fertige Kupfergewicht jeder Lage berücksichtigen, anstatt identische Regeln auf den gesamten Layeraufbau anzuwenden.

Wie beeinflusst das Kupfergewicht Leiterbahnbreite und -abstand auf einer PCB?

Mit zunehmendem fertigen Kupfergewicht steigen im Allgemeinen die minimal herstellbare Leiterbahnbreite und der minimale Kupfer-zu-Kupfer-Abstand. Schwereres Kupfer erfordert größere Toleranzen für das Ätzen und die Fertigung, wodurch die auf dieser Lage verfügbare Routing-Dichte sinkt. Das Beispiel im Artikel zeigt, dass die standardmäßigen minimalen Strukturgrößen von 4 mil bei 0,5 oz Kupfer auf 8 mil bei 2 oz Kupfer ansteigen.