Der richtige Weg, die Leiterbahnbreite einer PCB zu definieren

Hier kommen wir auf eine grundlegende technische Frage beim PCB-Design zurück, die insbesondere für unerfahrene Designer recht einfach erscheinen mag. Diese Frage lautet: Wie bestimmen wir, welche Leiterbahnbreiten wir in einem bestimmten Stackup verwenden?

Einfache Designs mit 0,5 oz / 1 oz Kupfergewicht auf Innen-/Außenlagen wählen üblicherweise die bewährte alte Leiterbahnbreite von 8 mil/0,2 mm und machen sich an das Routing. Manchmal benötigen diese Platinen eine Anpassung der Leiterbahnbreite zur Impedanzkontrolle, aber typischerweise können wir eine Leiterbahnbreite wählen und dabei bleiben.

In vielen anderen Situationen, etwa bei Designs mit dichter Bestückung durch bottom-terminated Bauteile, hoher Lagenzahl, mehreren Impedanzprofilen und dickerem Kupfer, stellen wir möglicherweise fest, dass die bewährte alte Leiterbahnbreite von 8 mil/0,2 mm nicht mehr ausreicht. Dieser Artikel betrachtet alle Fälle, in denen wir durch das Stackup-Design und die Fähigkeiten des Fertigers vorgegebene Einschränkungen für die Leiterbahnbreite bestimmen müssen.

Immer mit dem PCB-Stackup beginnen

Das PCB-Stackup ist buchstäblich und sinnbildlich das Fundament Ihres Leiterplattendesigns. Natürlich trägt es die Komponenten, die im Design montiert werden können, aber es kann auch Einschränkungen dafür schaffen, welche Leiterbahnbreite beim Routing verwendet wird. Die Einschränkung der beim Routing verwendeten Leiterbahnbreite kann aus mehreren Bereichen des Designs stammen, und es liegt in der Verantwortung des Designers festzustellen, welche davon für ein bestimmtes Layout oder Produkt relevant sind.

Tatsächlich verstehen neuere Designer oft nicht, dass das Standard-Stackup, das auf den Websites der meisten Hersteller zu finden ist, diese Einschränkungen nicht vorgibt. Standard-Stackups sind für einfache Designs gedacht, bei denen es keine harten Einschränkungen für Leiterbahnbreiten und Abstände gibt. In der Praxis ist es oft so, dass reale Produkte verlangen, dass ein Designer die Verantwortung für das Stackup-Design und die damit verbundene Festlegung von Einschränkungen übernimmt. Wenn Sie sich in dieser Situation befinden, achten Sie auf die folgenden Bereiche, die Ihnen helfen werden, Leiterbahnbreiten und Abstände auf geeignete Werte zu begrenzen.

Fertigerfähigkeiten und Kupfergewicht

Die letztendliche Mindestgrenze für die Leiterbahnbreite wird durch die Fähigkeiten Ihres Fertigers vorgegeben, aber das ist keine einzelne Zahl, die Sie einfach von einer Website erhalten. Ein wichtiger Punkt, den viele neue Designer nicht erkennen – insbesondere wenn sie in der Leistungselektronik arbeiten möchten –, ist, dass das Kupfergewicht eine Mindestgrenze für die Leiterbahnbreite vorgibt. Das liegt daran, dass dickeres Kupfer länger geätzt werden muss und schmalere Leiterbahnen auf dickem Kupfer bei langen Ätzzeiten möglicherweise nicht reproduzierbar hergestellt werden können. Daher kann ein Fertiger nur eine bestimmte minimale Leiterbahnstruktur in Abhängigkeit vom Kupfergewicht garantieren.

Nachfolgend finden Sie eine Tabelle, die typische Werte für Leiterbahnbreite und Abstand eines Fertigers für drei Kupfergewichte sowie für Innen- und Außenlagen vergleicht.

Sie haben vielleicht auch bemerkt, dass die Tabelle die Werte für Leiterbahnbreiten in Innen- und Außenlagen unterteilt. Ein Grund dafür ist, dass das Kupfer der Innenlagen keine Endmetallisierung von Durchkontaktierungen benötigt und daher kleinere Leiterbahn- und Abstandsmaße zulässt als die Außenlagen. Beachten Sie, dass sich die hier angegebenen Kupfergewichte auf das Endkupfergewicht beziehen, also auf das Kupfergewicht nach der Metallisierung.

Bottom-Terminated-Bauteile mit feinem Pitch

Obwohl diese Bauteilkategorie große BGA-Gehäuse umfasst, ist sie nicht auf BGAs beschränkt. Viele QFNs, LGAs und sogar einige bedrahtete Bauteile können ein kleines Pin-Pitch aufweisen, was die Leiterbahnbreite begrenzt, die für das Routing in diese Komponenten verwendet werden sollte. Diese Einschränkung kann unabhängig vom erforderlichen Impedanzwert oder Kupfergewicht gelten.

QFNs oder LGAs mit feinem Pitch können Pin-Abstände bis hinunter zu 0,5 mm bzw. 20 mil haben. Bei solchen Pin-Abständen steht Ihnen am oberen Ende typischerweise nur ein Spielraum von 8 oder 10 mil für die Leiterbahnbreite zur Verfügung. Mit anderen Worten: Ihre Leiterbahnbreite für das Routing in dieses Bauteil wird nach unten durch das Kupfergewicht und nach oben durch die physische Größe der Pads im Bauteil-Footprint begrenzt.

Wichtig ist bei diesen Bauteilen zu verstehen, dass die zulässige Leiterbahnbreite, die zwischen die Bauteilpads passt, das Stackup-Design beeinflusst, wenn eine Impedanzkontrolle erforderlich ist. Wenn Sie beispielsweise eine 10 mil breite Microstrip-Leiterbahn mit 50 Ohm in ein QFN-Gehäuse mit feinem Pitch führen müssen, darf das Dielektrikum der Außenlage nicht dicker als ungefähr 5 mil sein.

BGA-Footprints mit hoher Pinzahl

BGA-Footprints können die Möglichkeit zum Routing zwischen Pins oder Pads ausschließen, insbesondere wenn der Pitch zwischen den Pins klein ist. Diese BGAs und die für Fanouts verwendeten Via-Felder können Routing zwischen Pads zulassen, aber irgendwann wird das Ball-Pitch so klein, dass Sie zwischen den Vias oder BGA-Pads nicht mehr routen können, ohne Breiten- und Abstandsgrenzen zu verletzen. Dies setzt zumindest im BGA-Bereich eine Obergrenze für die verwendbare Leiterbahnbreite.

Die meisten Designer übernehmen diesen Wert für die Leiterbahnbreite und verwenden ihn auf der gesamten Platine. Das geschieht teilweise aus praktischen Gründen bei der Einrichtung der Design-Regeln und Einschränkungen, und auf diese Weise müssen Sie beim Routing in den BGA-Footprint keine Neck-Down-Regel erstellen.

Der andere Grund, warum viele Designer diese durch einen BGA-Footprint vorgegebene maximale Leiterbahnbreite überall auf der Platine verwenden, ist, dass es sehr wahrscheinlich weitere Fine-Pitch-Komponenten auf der Platine gibt, die ebenfalls von derselben Leiterbahnbreite profitieren können. Das ist ein weiterer guter Grund, in Ihren Design-Regeln einfach eine global bevorzugte Leiterbahnbreite festzulegen und sie überall zu verwenden. Natürlich gibt es Ausnahmen, etwa bei kontrollierter Impedanz oder Signalintegrität, aber auch diese lassen sich oft durch die Wahl der richtigen Dielektrikumsdicken im PCB-Stackup berücksichtigen.

Größe der Via-Bohrung im Verhältnis zur Leiterbahnbreite

Diese Art der Einschränkung ist deutlich seltener, aber sie ist eine nützliche Möglichkeit, zu verhindern, dass ein Bohrungsversatz an einem Via-Pad eine angeschlossene Leiterbahn abtrennt. Das ist etwas, das Sie möglicherweise bei einem kostengünstigen Consumer-Produkt oder einem Wegwerfgerät tun, das keine kommerziellen oder militärischen Zuverlässigkeits- oder Verarbeitungsstandards erfüllen muss.

Bohrungsversätze beim Bohren sind im Bild unten dargestellt. Je nach IPC-Produktklasse gilt:

• Bei unkritischen Produkten ist ein Ausbruch weiterhin zulässig (Klasse 1)
• Der Ausbruch ist begrenzt (Klasse 2)
• Ein Ausbruch ist unzulässig (Klasse 3)

Diese 6-mil-Leiterbahnen sind mit Vias mit 8-mil-Bohrungen und Restringen unterhalb von Klasse 2 verbunden, was potenziell zu einem Ausbruch führen kann. Eine Erhöhung der Leiterbahnbreite auf 10 mil oder das Hinzufügen von Teardrops hilft sicherzustellen, dass sich eine Leiterbahn bei großer Bohrungsabweichung nicht ablöst.

Anhand des Bildes sollte sehr deutlich zu erkennen sein, dass bei einem kleinen Via-Pad Ausbrüche in der Nähe des Leiterbahnanschlusses die Leiterbahn vollständig trennen können und die PCB dann verworfen werden müsste. Als Alternative zur Verwendung größerer Via-Pads stellt jedoch eine breitere Leiterbahn, die größer als der Bohrdurchmesser ist, sicher, dass ein Ausbruch die Leiterbahn nicht vollständig vom Via-Pad trennt.

Zielimpedanz

Der letzte Faktor, der eine Einschränkung der Leiterbahnbreite bestimmt und eine direkte Folge des Stackup-Designs ist, ist die für eine Zielimpedanz benötigte Leiterbahngröße. Wenn Sie ein Standard-Stackup eines Fertigers verwenden, geben manche Stackups die Leiterbahngröße für 50-Ohm-Impedanz an und verfolgen dann für differenzielle Paare einen Ansatz mit kontrollierter Impedanz.

Benutzer von Altium Designer können außerdem eine hochgenaue Impedanzberechnung für unsymmetrische Leiterbahnen oder differentielle Paare mit dem Impedanzlöser im Layer Stack Manager erhalten. Dieser befindet sich auf der Registerkarte „Impedance“ und verwendet eine integrierte elektromagnetische Feldlöser-Engine zur Berechnung der verlustlosen Impedanz.

Der Layer Stack Manager in Altium Designer enthält einen Rechner für verlustlose Impedanz.

Dieser Wert kann dann während des Routings als Design-Regel in Ihrer PcbDoc-Datei erzwungen werden. Impedanzwerte können einzelnen Netzen und Netzklassen zugewiesen sowie für bestimmte Lagen aktiviert oder deaktiviert werden.

Auslegung von Stromversorgungsleitungen

Einige der oben aufgeführten Fälle drehen sich darum, die maximale Leiterbahnbreite zu finden und festzulegen oder eine minimale Leiterbahnbreite für das Routing kleiner Leiterbahnen zu bestimmen. Aber wie sieht es mit Leiterbahnen oder Schienen in der Leistungselektronik aus?

Stromversorgungsleitungen können genau wie Standardleiterbahnen über eine Design-Regel definiert und eingerichtet werden, benötigen jedoch in der Regel größere Abstände und eine größere Breite als Standardleiterbahnen. Diese Abstände und Leitungsbreiten hängen von Spannung und Strom der jeweiligen Versorgungsleitung ab, und die IPC bietet Richtlinien zur Dimensionierung von Leitungen, um einen übermäßigen IR-Abfall auf der Stromversorgungsleitung zu verhindern.

Um Leiterbahn- (oder Polygon-) Breiten so auszulegen, dass ein übermäßiger Spannungsabfall verhindert und der Temperaturanstieg der Leitung unter einem bestimmten Wert gehalten wird, bietet der Standard IPC-2152 einige Hinweise zur erforderlichen Querschnittsfläche einer Kupferleitung. Diese Richtlinien finden sich in den folgenden Tabellen.

Diese Tabellen zeigen, wie die Begrenzung des Temperaturanstiegs und der Strom über die Querschnittsfläche zusammenhängen: Ein größerer Querschnitt erlaubt bei einem gegebenen zulässigen Temperaturanstieg einen höheren Strom. Das ist nachvollziehbar, da ein größerer Querschnitt die Stromdichte verringert und damit den IR-Abfall reduziert.

Wie sieht es mit Spannung und Abstand aus? Abstände spielen nur bei hohen Spannungen eine wesentliche Rolle und werden in einem anderen Standard behandelt (IPC-2221). Der erforderliche Abstand für eine bestimmte Gleichspannung/Spitzenwechselspannung kann berechnet oder aus tabellierten Werten entnommen werden. Wir haben für diese Aufgabe außerdem einen Rechner entwickelt, der in einem anderen Artikel zu finden ist:

• Verwendung eines IPC-2221-PCB-Abstandsrechners für Hochspannungsdesign

Die beste PCB-Routing-Software zur Durchsetzung von Regeln für Leiterbahnbreiten auf PCBs

Wenn Sie sicherstellen möchten, dass Sie in Ihrem gesamten Design die richtige Leiterbahnbreite beibehalten – einschließlich unterschiedlicher Werte auf verschiedenen Lagen und in unterschiedlichen Bereichen des PCB-Layouts –, benötigen Sie eine PCB-Designsoftware mit einer leistungsstarken und hochgradig konfigurierbaren Engine für PCB-Designregeln. Diese Grenzwerte für Leiterbahnbreiten können mithilfe eines Constraint-Matrix-Formats definiert werden oder indem Grenzwerte für verschiedene Kategorien von PCB-Designregeln festgelegt werden. Ganz gleich, wie Sie Ihre Einschränkungen für Leiterbahnbreiten einrichten möchten: Die Engine für PCB-Designregeln von Altium Designer bietet die nötigen Funktionen und die Flexibilität, um die Leiterbahnbreite überall in Ihrem Design zu steuern.

Leiterbahnbreiten-Beschränkungen nach Lage

Das System für PCB-Designregeln in Altium Designer ermöglicht es Benutzern, benutzerdefinierte Abfragen zu erstellen, die festlegen, wo eine Designregel gilt und auf welche Objekte sie angewendet wird. Um Leiterbahnen auf bestimmten Lagen oder Gruppen von Lagen zu steuern, verwenden Sie die Abfrage OnLayer, um Leiterbahnen auf einer bestimmten Lage auszuwählen. Sie können auch eine Gruppe von Lagen erstellen, eine sogenannte Layer Class, und die Abfrage InLayerClass verwenden, um Leiterbahnen auf jeder Lage innerhalb der Gruppe anzusprechen.

In Altium Designer können Klassen erstellt werden, sodass Designregeln auf Gruppen von Objekten innerhalb einer Klasse angewendet werden können.

Um eine Leiterbahnbreite für eine bestimmte Lage zu definieren, erstellen Sie eine Routing - Width-Regel und verwenden deren Geltungsbereichsabfrage, um die gewünschte Lage oder Layer Class auszuwählen. Dadurch werden die minimale, bevorzugte und maximale Leiterbahnbreite nur dort erzwungen, wo die entsprechende Abfrage als wahr ausgewertet wird.

• Öffnen Sie den PCB Rules and Constraints Editor und suchen Sie die Regelkategorie Routing - Width.
• Erstellen Sie eine neue Width-Regel für die Lage oder Gruppe von Lagen, die eine eigene Leiterbahnbreite benötigt.
• Geben Sie für eine einzelne Lage eine OnLayer-Abfrage ein, zum Beispiel OnLayer('Top Layer').
• Erstellen Sie für mehrere zusammengehörige Lagen eine Layer Class und verwenden Sie eine InLayerClass-Abfrage, um die Regel auf diese Gruppe anzuwenden.
• Geben Sie die minimalen, bevorzugten und maximalen Leiterbahnbreitenwerte ein, die für die ausgewählten Lagen gelten sollen.
• Stellen Sie die Regelpriorität passend ein, falls eine andere Width-Regel ebenfalls auf dieselben gerouteten Objekte angewendet werden könnte.
• Routen oder ändern Sie Leiterbahnen wie gewohnt, sodass Altium Designer die geltenden Breitenbeschränkungen basierend auf der aktiven Lage durchsetzt.

Leiterbahnbreiten-Beschränkungen nach Bereich

Die Beschränkung der Leiterbahnbreite nach Bereich im PCB-Layout ist weniger verbreitet, aber mit dem Abfragesystem in Altium Designer ebenfalls möglich. Ein Room-Objekt kann den physischen Bereich definieren, in dem eine andere Width-Regel gelten soll, während die Abfrage WithinRoom geroutete Objekte identifiziert, die sich innerhalb dieses Bereichs befinden.

• Erstellen oder platzieren Sie einen Room um den Bereich der PCB, in dem die alternative Leiterbahnbreite erforderlich ist.
• Geben Sie dem Room einen eindeutigen Namen, damit er in der Designregelabfrage referenziert werden kann.
• Erstellen Sie im PCB Rules and Constraints Editor unter Routing - Width eine neue Regel.
• Verwenden Sie eine Abfrage wie WithinRoom('RoomName'), um die Width-Regel auf Objekte innerhalb des angegebenen Room anzuwenden.
• Geben Sie die minimalen, bevorzugten und maximalen Leiterbahnbreitenwerte für diesen Bereich ein.
• Passen Sie die Regelpriorität an, wenn sich die regionale Regel mit globalen, netzspezifischen oder lagenspezifischen Width-Regeln überschneidet.
• Routen Sie wie gewohnt durch den Room, sodass die regionale Width-Regel die zulässigen Leiterbahnabmessungen steuert.

Rooms können im PCB-Layout definiert werden, um Bereiche festzulegen, in denen bestimmte Designregeln gelten.

Halten Sie die Kontrolle der Leiterbahnbreite praxisnah

PCB-Designregeln vereinfachen die Verwaltung von Routing-, Fertigungs- und elektrischen Einschränkungen und machen es überflüssig, Ausnahmen manuell nachzuverfolgen. Anstatt sich auf starre Constraint-Systeme oder globale Einstellungen zu verlassen, können Sie in Altium Designer mithilfe benutzerdefinierter Abfragen Regeln auf Basis tatsächlicher PCB-Strukturen definieren. Sie können Beschränkungen für Leiterbahnbreiten nach Netz, Lage, Bauteil oder physischem Bereich eingrenzen, dabei eine einfache globale Regel beibehalten und gleichzeitig automatisch hochpriorisierte Ausnahmen dort durchsetzen, wo sie benötigt werden.

Weitere Informationen zum System der PCB-Designregeln in Altium Designer finden Sie im folgenden Video.

Ganz gleich, ob Sie zuverlässige Leistungselektronik oder fortschrittliche digitale Systeme entwickeln müssen – nutzen Sie Altiums vollständigen Satz an PCB-Designfunktionen und erstklassigen CAD-Tools. Altium bietet die weltweit führende Plattform für die Entwicklung elektronischer Produkte, komplett mit den besten PCB-Designtools der Branche und Funktionen für die fachübergreifende Zusammenarbeit für fortschrittliche Designteams. Kontaktieren Sie noch heute einen Experten bei Altium!

Häufig gestellte Fragen

Wie wirkt sich das Kupfergewicht auf die minimale PCB-Leiterbahnbreite aus?

Schwereres Kupfer erfordert im Allgemeinen eine größere minimale Leiterbahnbreite, da dickeres Kupfer länger zum Ätzen benötigt. Mit zunehmender Ätzzeit werden sehr schmale Leiterbahnen schwieriger konsistent zu fertigen. Ihr PCB-Hersteller sollte daher die minimale Leiterbahnbreite und den Mindestabstand in Abhängigkeit vom fertigen Kupfergewicht angeben, anstatt einen einzigen Mindestwert für jede Lage bereitzustellen.

Wie breit sollte eine PCB-Stromleiterbahn für einen bestimmten Strom sein?

Die Breite einer PCB-Stromleiterbahn sollte auf Grundlage von Strom, Kupferdicke, zulässigem Temperaturanstieg und akzeptablem Spannungsabfall gewählt werden. IPC-2152 bietet Richtlinien zur Bestimmung des erforderlichen Kupferquerschnitts. Höherer Strom oder ein geringerer zulässiger Temperaturanstieg erfordern im Allgemeinen einen größeren Querschnitt, der durch eine breitere Leiterbahn, schwereres Kupfer oder beides erreicht werden kann.

Kann die PCB-Leiterbahnbreite helfen, Ausfälle durch Via-Bohrungs-Breakout zu verhindern?

Ja. Wenn Bohrungswanderung in der Nähe des Punkts, an dem eine Leiterbahn mit einem Via-Pad verbunden ist, zu einem Breakout führt, kann eine schmale Leiterbahn möglicherweise durchtrennt werden. Die Verwendung einer Leiterbahn, die breiter als der Via-Bohrdurchmesser ist, bietet zusätzliches Kupfer um die Verbindung herum und verringert die Wahrscheinlichkeit, dass ein Breakout die Leiterbahn vollständig trennt. Teardrops können am Übergang von Via zu Leiterbahn ebenfalls zusätzliches Kupfer bereitstellen.

Wie stelle ich in Altium Designer unterschiedliche Leiterbahnbreiten auf verschiedenen PCB-Lagen ein?

Erstellen Sie im PCB Rules and Constraints Editor separate Routing - Width-Regeln und wenden Sie jede Regel auf die gewünschte Lage an. Verwenden Sie eine OnLayer-Abfrage für eine einzelne Lage oder erstellen Sie eine Layer Class und verwenden Sie InLayerClass für mehrere Lagen. Jede Regel kann ihre eigenen minimalen, bevorzugten und maximalen Leiterbahnbreiten definieren; die Regelpriorität bestimmt, welche Einschränkung gilt, wenn sich Regeln überschneiden.

Wie begrenzen BGA-Pitch und Via-Größe die PCB-Leiterbahnbreite?

Der BGA-Pitch bestimmt, wie viel Routing-Platz zwischen Pads und Fanout-Vias verfügbar ist. Mit kleiner werdendem Ball-Pitch verringert sich auch die maximale Leiterbahnbreite, die durch den BGA-Bereich geführt werden kann. Bei ausreichend kleinen Pitches ist das Routing zwischen Pads oder Vias möglicherweise nicht mehr möglich, ohne Grenzen für Leiterbahnbreite und Freiraum zu verletzen; dann sind schmalere Leiterbahnen, kleinere Vias oder eine andere Fanout-Strategie erforderlich.