Descifrando la Interfaz Independiente de Medios (MII) en Enlaces Ethernet

De todos los estándares de enrutamiento de alta velocidad, Ethernet viene con una sopa de letras de protocolos variantes que pueden confundir al diseñador de sistemas que podría no estar familiarizado con Ethernet. Las métricas importantes de integridad de señal en el diseño de canales son bastante claras, pero otros aspectos de estos protocolos no parecen necesarios hasta que diseñas tu primer switch.

La mayoría de los diseñadores (y las guías sobre diseño/ruteo de Ethernet) se centran en la interfaz independiente de medios (MII) o la interfaz independiente de medios reducida (RMII) ya que se utilizan para el enrutamiento de 100 Mbps entre las capas MAC y PHY en un sistema. Esto está bien para la mayoría de los sistemas que ejecutan Ethernet 10/100 en un pequeño número de puertos, pero una vez que llegas a Ethernet de gigabit y más rápido, comenzarás a ver otro grupo de acrónimos, especialmente una vez que comiences a mirar transceptores PHY, switches, convertidores de medios, controladores y otros componentes.

Los diferentes tipos de interfaces utilizados en los sistemas Ethernet son muy útiles si estás tratando, por ejemplo, de miniaturizar tu BOM en un sistema con un alto número de puertos. Entonces, ¿cómo abordas las diferentes versiones de MII para tu sistema? Esperamos que el breve resumen de los diversos protocolos a continuación pueda ayudarte a familiarizarte con el diseño a nivel de sistema para sistemas de red que dependen de Ethernet.

Variantes de la Interfaz Independiente de Medios

La especificación estándar MII es la base para otros protocolos variantes de MII que operan a 100 Mbps y más rápidos. Puedes encontrar algunas pautas generales en otro artículo de Altium y en uno de mis recientes artículos en Signal Integrity Journal, pero resumiré brevemente alguna información básica sobre MII y sus especificaciones variantes.

MII fue diseñado originalmente para conectar el bloque MAC de un IC a un transceptor PHY para 100 Mbps (reloj de 25 MHz en caminos de datos Rx/Tx de 4 bits). La especificación MII está definida por el grupo de trabajo Ethernet IEEE 802.3 (específicamente, bajo el estándar 802.3u) y está destinada para la conexión con una gama de diferentes medios (por ejemplo, cobre o fibra). El objetivo de esta especificación es permitir que un único protocolo de red se interfaz con una variedad de medios con un único MAC y PHY externo. Esta idea central es la fundación para todas las otras variantes de MII.

Además de las especificaciones que he listado aquí, hay algunas cualidades comunes a estas interfaces:

• Señalización diferencial: Todas las señales son diferenciales para asegurar el rechazo de ruido de modo común.
• Sincronización: Los estándares MII en Ethernet utilizan un reloj integrado con varios codificaciones.
• Desviación: A menos que esté utilizando una de las variantes serializadas, sus datos se están ejecutando en paralelo y deben tener una longitud igualada a través de una clase de red. Dado que estamos tratando con pares diferenciales, estos también deben estar igualados en longitud.
• Impedancia controlada: Estas líneas necesitan tener una impedancia controlada, pero tenga cuidado con las diferentes recomendaciones. El estándar IEEE para el enrutamiento MII especifica 68 Ohmios en modo simple/100 Ohmios de impedancia diferencial, mientras que algunos fabricantes de IC recomendarán 50 Ohmios en modo simple + ~30 Ohmios de terminación en serie.

Este es aproximadamente el punto en el que terminan las similitudes entre las variantes de MII para el diseño de enlaces Ethernet. Las variantes difieren en cantidad de señales, tasa de datos total, tasa de reloj, ancho de bus y tamaño de nibble de datos. También pueden funcionar a diferentes niveles lógicos; asegúrese de estar atento a esto al seleccionar componentes para garantizar la compatibilidad. El conjunto actual de variantes y sus especificaciones se muestran en la tabla a continuación:
 

Incluso a 100 Mbps en estas especificaciones, Ethernet puede ser bastante tolerante fuera de la placa siempre y cuando el enrutamiento MII y el enrutamiento de salida PHY se realicen correctamente en la placa. Las tasas de reloj aquí son bastante bajas para los componentes digitales típicos (excepto HSGMII), pero el tiempo de subida puede ser de menos de 1 ns para los protocolos de mayor tasa de datos. Presta atención a esto si estás probando un prototipo; asegúrate de haber usado una sonda de alta relación de atenuación (10x) y dale a tu osciloscopio suficiente ancho de banda para examinar el comportamiento de la señal.

Elige los Componentes Adecuados

Si estás intentando miniaturizar tu sistema, aprovecha la integración en las líneas de productos de los fabricantes de IC. Esto reduce la cantidad de enrutamiento MAC-a-PHY en la placa, reduce el número de componentes y facilita el enrutamiento. Si logras reducir suficientemente el número de componentes, incluso podrías eliminar un par de capas de tu placa. Todo esto te ayudará a alcanzar un costo de BOM más bajo y una arquitectura de sistema en general más simple, incluso si estás trabajando a 10G o con fibra.

Por ejemplo, algunos ICs de conmutación con un alto número de puertos incluyen una interfaz PHY integrada para variantes de MII gigabit. Para un conmutador de alto número de puertos, puede que necesites usar un IC transceptor PHY externo para soportar quizás la mitad de tus puertos, pero eso puede reducir tu enrutamiento en un 50% o más. Si entonces puedes usar SGMII para enrutarte a una interfaz PHY externa, has reducido significativamente el número de señales en comparación con simplemente usar GMII para obtener un alto rendimiento de datos a un gran número de puertos. Este es el tipo de enfoque que verás en algunos diseños de referencia, particularmente para conmutadores L2 que necesitan altos números de puertos.
 

Si quieres aprender más sobre Ethernet gigabit, echa un vistazo a la inmersión profunda que Mark Harris hace sobre el tema. Hace un gran trabajo al observar más el diseño del sistema en general (incluyendo la salida PHY y el diseño y enrutamiento de magnéticos), lo que debería dar a cualquiera una buena introducción al tema de GMII/SGMII y el diseño y enrutamiento de Ethernet gigabit más rápido.

Si estás diseñando productos IoT, equipos de red o sistemas embebidos y necesitas enrutar conexiones de interfaz independiente de medios, utiliza el conjunto completo de herramientas de diseño y disposición de PCB en Altium Designer® para tu próximo diseño. El editor de reglas de diseño mejorado facilita codificar los requisitos de la especificación MII como reglas de diseño, y tendrás acceso a una gama de otras herramientas de diseño.

Cuando hayas terminado tu diseño y quieras compartir tu proyecto, la plataforma Altium 365™ facilita la colaboración con otros diseñadores. Solo hemos arañado la superficie de lo que es posible hacer con Altium Designer en Altium 365. Puedes consultar la página del producto para una descripción de características más profunda o uno de los Seminarios Web Bajo Demanda.