Proyecto de Conmutador Ethernet Gigabit

El Ethernet Gigabit es ahora efectivamente un estándar de nivel de entrada para redes de oficinas y comerciales. Hay muchos componentes disponibles que se pueden usar para construir un switch Ethernet simple, pero en este artículo, mostraremos un diseño de ejemplo para un switch Ethernet de alto número de puertos. El diseño mostrado en este artículo también incluye una expansión para cable de fibra óptica con un conector SFP. Este proyecto requiere la implementación exitosa de varios aspectos comunes del diseño de alta velocidad, incluyendo:

• Despliegue de BGA
• Diseño de pares diferenciales
• Colocación de capacitores de acoplamiento AC
• Diseñar con planos de potencia en BGAs grandes
• Interfaces de alta velocidad unipolares y diferenciales

Como de costumbre, los archivos del proyecto se pueden descargar desde mi sitio web. También puedes revisar los enlaces de descarga en el visor de Altium 365 incrustado a continuación. Haz clic en este enlace para descargar un archivo ZIP con los archivos fuente del proyecto o puedes usar el enlace de descarga en la incrustación.

Componentes Principales en el Switch Ethernet Gigabit

Este proyecto de conmutador Ethernet se basa en la serie VSC742x de procesadores de conmutadores Ethernet de Microchip. Estos procesadores pueden emparejarse con un PHY de expansión asociado que se conecta al procesador del conmutador a través de una interfaz SGMII. Hay componentes adicionales para memoria y comunicación externa, así como varios reguladores de potencia. La lista de componentes principales en los circuitos incluye:

• Procesador principal de conmutador Ethernet VSC7426 y PHY de expansión VSC8574
• RAM DDR2
• Memoria flash SPI
• Transceptor serie RS-232
• Circuito de activación para el transceptor de fibra
• Conector para entrada de 12V
• Reguladores de potencia para 3.3V, 1.8V, 1.2V y 1.0V

En total, el dispositivo soporta 12 puertos Ethernet estándar, incluye un puerto de enlace ascendente y un puerto SFP para un transceptor de fibra. El diseño también incluye una interfaz serie llevada a un conector RJ-45 sin el circuito de terminación de mag jack.

Esquemas de VSC7426 y VSC8574

En los archivos del proyecto, los esquemáticos para los interruptores y las interfaces de puerto se encuentran en las páginas uno, dos y tres. El VSC7426 incluye una interfaz DDR2 y utiliza un chip de RAM DDR2 externo. Tiene varios GPIOs que pueden funcionar como indicadores, aunque el firmware proporcionado por el proveedor también ofrece los mensajes de estado requeridos en un terminal.

Los esquemáticos para este diseño se basan aproximadamente en el diseño de referencia VSC7426/VSC7427 de Microchip. Puedes acceder al diseño de referencia original en el sitio web de Microchip.

Los circuitos VSC7426 y VSC8574 se muestran en las imágenes a continuación. El VSC7426 es la estrella del espectáculo y proporciona hasta 16 puertos RJ-45. El VSC8574 se utiliza para expandir este número de puertos y se comunica con el VSC7426 a través de una interfaz SGMII. Se incluyen capacitores de acoplamiento AC, como es estándar en SGMII. Cabe destacar que la documentación de Microchip sobre este chipset recomienda actualizar el VSC8574 a VSC8664; sin embargo, el paquete de OS embebido disponible públicamente es compatible con el chip VSC8574.

Algunos de los ajustes en el VSC7426 se determinan a través de un conjunto de resistencias de configuración en los pines C6, C7, C8 y C9. El arreglo de resistencias de 1 kOhm mostrado a continuación puede instalarse o retirarse según sea necesario para activar o desactivar diversas funciones en el VSC7426. El VSC7427 también puede utilizarse en este diseño, pero requiere cambiar algunos de los ajustes de resistencia, como se detalla en la esquina inferior izquierda de la imagen.

Estos chips tienen múltiples líneas de alimentación y utilizan una cantidad considerable de energía para generar reloj y señal. Como se puede ver a continuación, los chips usan un número significativo de condensadores de desacoplamiento para asegurar la integridad de la potencia.

Notarás que se están utilizando ferritas para aislar elementos debido al alto consumo de corriente en la fuente de alimentación principal de la lógica. Como se ha mencionado en algunos otros artículos de Altium, este enfoque a veces funciona para aislar un PLL más lento o un riel analógico de un riel digital rápido que corre en paralelo, pero se debe realizar pruebas para confirmar que la ferrita no amplifica transitorios entre los dos rieles. Esto es algo que discutiré con más detalle en un artículo y video próximos, pero mientras tanto, remitiré a los lectores a una presentación antigua de DesignCon que discute este caso de uso específico de las perlas de ferrita.

• Aprenda más sobre la impedancia de transferencia en un PDN
• Ver resultado negativo de la aislación con perlas de ferrita

Circuito del Conector SFP

La imagen a continuación muestra el circuito del conector SFP utilizado para conectarse a un transceptor de fibra óptica. El circuito del conector SFP mostrado aquí se utiliza en otros diseños que funcionan hasta 10 Gbps. El conector SFP requiere múltiples resistencias de configuración para acceder a ciertas características en un transceptor de fibra óptica. Algunas de estas han sido marcadas como DNI en el esquemático a continuación ya que no son necesarias para la funcionalidad mínimamente viable del transceptor de fibra óptica.

Además del MOSFET utilizado para alternar el pin Tdis, hay alguna lógica adicional entre el VSC8574 y el MOSFET. Uno podría omitir esta lógica adicional si quiere habilitar permanentemente el transceptor de fibra óptica. Para hacer esto, tire del gate del MOSFET hacia alto o ponga el pin de habilitación en bajo, y esto activará el transceptor.

Otro punto importante aquí son las resistencias de cero ohmios en las líneas RX y TX. Las resistencias de cero ohmios podrían ser reemplazadas por capacitores de acoplamiento AC, pero estos no son necesarios. La razón es que el acoplamiento AC ya está integrado en los módulos transceptores de fibra óptica estandarizados. Al usar este circuito a 1 Gbps, cambiar entre resistencias de 0 ohmios y diferentes valores de capacitores de acoplamiento AC probablemente no creará ningún beneficio o detrimento en la integridad de la señal. Si este esquemático se va a usar a tasas de datos más altas, los capacitores de acoplamiento y su ubicación podrían ajustarse basándose en razones que describo en este artículo reciente.

RAM y Memoria Flash

El diseño incluye tanto memoria flash como RAM para almacenamiento de datos y para contener el binario del firmware, respectivamente. El diseño incluye dos chips de flash, como se muestra a continuación, aunque solo uno de estos es necesario para un diseño viable mínimo. El chip de flash NOR Macronix de 128 Mbit más pequeño (MX25L12835FMI-10G) se utilizó en nuestra PCB de demostración y ha sido utilizado en versiones de producción de este diseño.

Memorias RAM y Flash encontradas en SCH003.

La memoria flash necesita estar conectada a SPI y será escrita usando un programador externo mediante un conector SWD. Esto se discutirá con más detalle más adelante.

Hay otros dos chips de memoria que se pueden utilizar en el diseño:

• U8: Infineon S34ML02G100TFI000 (flash NAND paralelo de 2 Gbit)
• U9: ISSI IS25LQ010B-JNLE (flash NOR SPI de 1 Mbit, actualmente obsoleto)

En nuestra placa de demostración, hemos marcado estos como DNI y no se incluyeron en el ensamblaje.

RJ-45 a Serial/RS-232

Una manera rápida de conectarse a un switch Ethernet instalado en un rack es usar un puerto serial. Para hacer el puerto accesible a través de la carcasa del dispositivo, una opción es sacar un puerto serial a través de un conector RJ-45. Esto se hace abajo usando un conector jack no magnético. Dependiendo de la orientación del puerto serial RJ-45, un cable podría ser dirigido a un panel de parcheo, y un técnico podría entonces conectar su computadora a un panel de parcheo para acceder al puerto serial.

También se agregó acceso al puerto serial usando un conector de dos pines en la entrada del transceptor RS-232 (J5 en la imagen anterior). Esto te da acceso al puerto serial a través de un módulo USB-a-UART.

Diseño de PCB

Este diseño tiene un total de tres BGAs, siendo el BGA más grande el VSC7426 con 672 pines. La mayoría de los pines en el VSC7426 y el VSC8574 son de tierra y alimentación, por lo que no necesitaremos una placa de muchas capas para completar el enrutamiento. Esta placa se completó usando seis capas con el apilado mostrado a continuación.

Apilado de PCB y configuraciones de impedancia

Este apilado coincide casi con un apilado estándar de JLCPCB, aunque las tolerancias en DDR2 y Ethernet permiten alguna variación en los grosores de las capas. Mientras las capas exteriores sean delgadas y la capa central interna sea gruesa, la impedancia diferencial y la impedancia de modo común de las líneas controladas por impedancia alcanzarán la impedancia objetivo dentro de las tolerancias permitidas. Las capas exteriores delgadas aseguran que nuestro enrutamiento microstrip no sea demasiado ancho, ya que las pistas de Ethernet y DDR2 requieren una impedancia controlada.

Todos los pares diferenciales en el diseño se enrutaron con una impedancia diferencial de 100 ohmios. Aunque el apilado fue diseñado a medida para ser producido en una amplia gama de casas de fabricación, la placa de demostración mostrada más adelante en este artículo se produjo en JLCPCB con uno de sus apilados estándar.

Despliegue de BGA

El chipset Ethernet PHY y el chip DDR2 tienen pasos de bola de 1.0 mm y 0.8 mm, respectivamente. Esto significa que podemos usar vías pasantes con despliegue en forma de hueso de perro para alcanzar las filas internas de los BGAs. También no necesitamos vías ciegas y enterradas para los enlaces Ethernet porque los chips VSC tienen los pines de Ethernet agrupados alrededor del borde de los paquetes. Esto significa que las pistas de Ethernet pueden ser enrutadas directamente hacia los paquetes como microstrip diferenciales. Este enrutamiento se muestra a continuación, incluyendo pequeñas secciones de ajuste de longitud donde hay esquinas en el enrutamiento.

Enrutamiento DDR2

A continuación, el bus DDR es lo suficientemente ancho como para que el diseño requiera dos capas para enrutarse completamente hacia el chip DDR. Esto se muestra en las dos capturas de pantalla a continuación. El bus DDR se enruta con una impedancia de 50 ohmios en la capa interna y externa; el reloj diferencial se muestra en la Capa 4.

Es perfectamente aceptable realizar este tipo de enrutamiento para un bus paralelo, pero requiere la afinación de retrasos entre las capas externas e internas. Dado que el retraso de propagación del microstrip está determinado por una constante dieléctrica efectiva, las señales que viajan a lo largo de un microstrip y una stripline tendrán diferentes velocidades de propagación. Esto requiere la afinación de retrasos en las diferentes capas para asegurar que todas las señales en el bus DDR2 lleguen dentro del intervalo de tiempo requerido.

Interfaz Paralela

La flash NAND de interfaz paralela no estaba instalada en la placa de demostración, pero el diseño la puede acomodar si es necesario. La interfaz paralela utiliza 8 trazas con longitudes emparejadas para enrutarse entre el VSC7426 y la flash paralela. Este enrutamiento se limita a la Capa 4 y se muestra a continuación (la interfaz paralela está resaltada).

Potencia y Tierra

Debido a que este diseño involucra un procesador que tiene muchas E/S de alta velocidad operando simultáneamente, se necesitan implementar algunos principios básicos de integridad de potencia. En el esquemático, mostramos un gran número de capacitores siendo utilizados en las líneas lógicas, pero el PCB también necesita capacitancia de plano para la estabilidad de potencia en el rango de 100 megahercios. Este requisito de estabilidad de potencia se aplica aquí porque las interfaces Ethernet que se suministran en este dispositivo tienen requisitos de ancho de banda de canal en el rango de 100 MHz, por lo que necesitamos asegurar una potencia estable al menos hasta estas frecuencias.

• Lea más sobre los factores de diseño de PCB y paquetes que impactan la integridad de la energía

Para hacer esto, trazamos rieles grandes en la Capa 3 para suministrar energía directamente a los suministros de E/S de alta velocidad a 3.3V, 2.5 V, 1.8 V y 1.0 V.

Para asegurar que el diseño tenga baja inductancia en las conexiones para cada capacitor, todos los pequeños capacitores de desacople se montaron directamente en el lado posterior del PCB, detrás del paquete BGA VSC7426. Una conexión directa a través de un par de vías pasantes a bolas en el paquete BGA añade aproximadamente 1 nH de inductancia al valor ESL del capacitor y limitará la capacidad de respuesta de los capacitores de desacople SMD de pequeño tamaño al rango de 10 MHz. El mismo enfoque se tomó en el VSC8574.

Los capacitores de desacople/conexión se conectan directamente a las vías pasantes en los pares de pines de alimentación/tierra para asegurar conexiones de baja inductancia en los capacitores.

Juntos, los capacitores voluminosos en las fuentes de alimentación, los capacitores de desacople y conexión en los BGAs, la capacitancia del plano de los rieles grandes y la capacitancia en el chip en el conjunto de chips Ethernet cubren colectivamente hasta el rango de GHz y ayudan a asegurar la integridad de la energía.

Modelo 3D

El modelo 3D completo del diseño finalizado del PCB se muestra a continuación. Podemos ver los 12 puertos RJ-45, el puerto adicional de enlace ascendente GbE conectado al VSC8574, el conector serial-RJ-45 y la jaula SFP para nuestro transceptor de fibra.

Programación e Inicio

El VSC7426 ejecuta un kernel de Linux embebido utilizando RedBoot como cargador de arranque. El sistema operativo embebido es sencillo de instalar y el código está disponible de Microchip. El proveedor ofrece diferentes versiones del código dependiendo de la frecuencia del reloj maestro, el PHY de expansión y los ajustes de configuración utilizados en el diseño. Para ayudar a los lectores a comenzar rápidamente, he incluido un binario de firmware funcional en los archivos del proyecto.

Para flashear el binario en el dispositivo, los usuarios necesitarán un programador con una interfaz SPI. El programador que prefiero usar para flashear es el programador Forte, que está disponible en ASIX.net. Este programador soporta una larga lista de microcontroladores y memorias, incluyendo el flash NOR SPI de Macronix utilizado en este proyecto. El video al final de este artículo describe los pasos para flashear utilizando el software de programación ASIX UP y el programador Forte.

Una vez que el proceso de flasheo se completa, apague el diseño, desconecte el programador y conecte un puente serie al conector de 2 pines (J5) para acceder a la interfaz UART (tasa de baudios de 115200 kbps). A continuación, vuelva a aplicar la alimentación de entrada y el diseño se iniciará hasta llegar a un prompt de inicio de sesión; inicie sesión con el nombre de usuario admin, la contraseña está en blanco.

Salida del terminal (en TeraTerm) una vez que el switch se inicia y el usuario inicia sesión

Se requieren más instrucciones para poner en marcha completamente el diseño y activar cada uno de los puertos. Para completar estas tareas, se pueden encontrar instrucciones en el archivo “VSC5611EV Mechanical Assembly and Programming Guide.pdf” en la carpeta Binarios en los archivos fuente. Las instrucciones de programación comienzan en la página 18 del archivo PDF.

Visión General Completa del Proyecto en Altium Academy

El video a continuación muestra nuestro trabajo de puesta en marcha y una revisión del diseño de PCB en el canal de Youtube de Altium Academy. Para aprender más sobre este proyecto y ver el proceso de flasheo, puedes ver el siguiente video.

Ya sea que necesite construir electrónica de potencia confiable o sistemas digitales avanzados, utilice el conjunto completo de características de diseño de PCB y herramientas CAD de clase mundial en Altium Designer. Para implementar la colaboración en el entorno interdisciplinario de hoy, las empresas innovadoras están utilizando la plataforma Altium 365 para compartir fácilmente datos de diseño y poner proyectos en fabricación.

Apenas hemos arañado la superficie de lo que es posible con Altium Designer en Altium 365. Comience su prueba gratuita de Altium Designer + Altium 365 hoy.