La Armada de los Estados Unidos usa designaciones alfabéticas para clasificar los tipos de cascos. Por ejemplo, la Armada utilizó BB como la designación para acorazados y DD para destructores. A principios de la década de 1950, no mucho después del comienzo de la Guerra Fría, la Marina equipó la primera nave Piquete Radar Destructor con sistemas especiales de comunicaciones por radar. Los DDR tenían antenas de radar adicionales y servían como unidades de alerta temprana.
En el mundo de los dispositivos de memoria, la designación "DDR" tiene un significado diferente para los sistemas de comunicaciones, relojes, ordenadores personales, teléfonos inteligentes, tabletas y servidores. En lugar de proporcionar advertencias tempranas sobre las fuerzas enemigas potenciales, los dispositivos de memoria DDR han evolucionado para cambiar nuestra percepción del rendimiento cuando se trata de la transferencia de datos de la placa de circuitos, el consumo de energía y la tecnología que depende de la memoria.
En 2014, se introdujo la memoria DDR de cuarta generación (DDR4), que ofrece un consumo de energía reducido, mayores velocidades de transferencia de datos y mayores densidades de chips. La memoria DDR4 también presentó una integridad de datos mejorada con la incorporación de comprobaciones de redundancia cíclica en los datos de escritura y la detección de paridad en chip.
Con notables mejoras en la velocidad, el rendimiento y el ancho de banda, la memoria DDR4 merece una atención especial. Para comprender la diferencia entre los dispositivos DDR3 y DDR4, imagina cambiar tu actual sedán familiar de cuatro puertas por un súper coche deportivo único en su tipo. Al igual que el súper deportivo funciona a velocidades más altas y requiere una aerodinámica diferente, el DDR4 ofrece una integridad de señal robusta e implica altas tasas de datos.
Podemos llevar la analogía del superdeportivo un paso más allá al observar el diseño. Comparado con el sedán familiar, el súper deportivo requiere de aerodinámica más avanzada y compuestos de fibra de carbono para su cuerpo y componentes. De manera similar, los diseños de PCB creados alrededor de la memoria DDR4 requieren métodos de enrutamiento diferentes a los PCB estándar.
Sin métodos de enrutamiento especializados ni atención a las reglas de diseño específicas de DDR4, la calidad de la señal del transmisor al receptor puede verse afectada. ¿Cómo abordas el diseño específico de DDR4 desde una perspectiva de diseño de PCB? ¿Qué reglas se establecerían mejor para garantizar que tu dispositivo funcione con sus datos según lo previsto?
El tiempo puede ser todo cuando se trabaja con señales sensibles y tecnología de reloj. Asegúrate de que tu placa de circuito tenga la capacidad de administrar sus datos de manera efectiva siguiendo las pautas ejemplares para el enrutamiento y los diseños de PCB con DDR4 en mente. De lo contrario, es posible que tu diseño quede rezagado o tenga problemas repetidos con EMI y otras vulnerabilidades que interrumpen la señal.
Querrás tener en cuenta que las velocidades de datos que van desde 1.6 Gbps a 3.2 Gbps, los fan-outs a gran escala y las tasas de borde más altas requieren técnicas específicas para mantener las tasas mínimas de error de bits necesarias para la integridad de la señal. Por ejemplo, la falta de atención a las reglas de diseño puede conducir a un acoplamiento capacitivo e inductivo de una señal a la siguiente. A medida que aumenta este acoplamiento, la interferencia se vuelve cada vez más problemática.
Para reducir las oportunidades de acoplamiento capacitivo, puedes eliminar todas las almohadillas no utilizadas de tu diseño. Los condensadores de desacoplamiento entre la tensión de terminación (VTT) y la tierra minimizarán el acoplamiento inductivo. El VTT alimenta la memoria y está separado del voltaje de entrada/salida (VIO) y del voltaje del núcleo (VCORE).
Los relojes y las interfaces basadas en el reloj son rampantes en la tecnología de transmisión de señales y datos
DDR4 SDRAM funciona con topología de clamshell o topología de fly-by. Ambas topologías tienen ventajas y desventajas. La topología clamshell utiliza menos espacio en la placa y dos capas, pero requiere un plan de enrutamiento complejo. Agarrar el enrutamiento entre las capas superior e inferior bajo los dispositivos de memoria puede llevar a congestión de enrutamiento y rastreos más largos.
En contraste, la topología de fly-by permite un enrutamiento fácil y proporciona la mejor integridad de la señal. Sin embargo, la topología de fly-by (con una capa de dispositivos de memoria en línea) requiere más espacio. En última instancia, decidir cuál de estas opciones es mejor para tu diseño depende de la necesidad de tu dispositivo.
Al configurar el enrutamiento para el diseño de tu PCB, siempre enruta el mismo grupo de redes en la misma capa. Usa ángulos de 45º en lugar de esquinas de 90º y evita las uniones en T para tus redes y relojes críticos. No direcciones las señales de memoria a menos de 0.025 pulgadas del PCI o los relojes del sistema, y asegúrate de que tu enrutamiento se mantenga a un mínimo de 30 mils de distancia del plano de referencia y los bordes vacíos. Además, mantén la distancia entre las señales de reinicio del sistema y otras señales.
DDR4 SDRAM requiere rutas más cortas y espaciado correcto para una sincronización óptima y la mejor integridad de la señal. Siempre evita enrutar dos capas de señal una al lado de la otra y enruta las líneas de señal sobre un plano de referencia sólido. A medida que construyes tu plan de enrutamiento, evita enrutar las líneas de señal a través de vacíos o divisiones del plano de referencia.
Cualquier señal relacionada con la interfaz de memoria debe enrutarse entre las capas de GND o de potencia adecuadas. Enruta las señales DQ, DQS y DM dentro de un grupo de líneas de bytes en la misma capa para reducir o eliminar las diferencias de velocidad de transmisión de capa a capa. Debido a que la señal de reloj debe tener un retardo de propagación más largo que la señal DQS, la traza de la señal de reloj debe tener una longitud más larga que la traza DQS más larga para DIMM. Las líneas de reloj diferenciales tienen mayor resistencia al ruido, así como otros impactos negativos en la integridad de la señal.
El sólido software de enrutamiento te ayudará a garantizar que cualquier diseño con uso intensivo de señal pueda ejecutarse sin problemas
Para planificar la cantidad de espacio entre las trazas en el diseño, usarías la distancia vertical a la ruta de retorno más cercana para una traza en particular como un factor. La práctica consiste en usar "H" para representar el factor. Multiplica esa longitud por cinco para encontrar el espacio mínimo entre los dos pares de reloj o un par de reloj. Recuerda que las trazas de Dirección/Comando/Control y DQ/DQS/DM requieren un mínimo de 3H entre trazas.
Para simplificar las cosas, puedes simular fácilmente la integridad de la señal dentro de Altium Designer® para las fases de captura y diseño de la placa de tu proceso de diseño de PCB. El simulador calcula la impedancia característica de las trazas y utiliza esa información, junto con la información del modelo macro del búfer de E/S, como entradas.
Altium también te ayuda a definir los anchos y grosores de trazado del enrutamiento con su Característica Opción de Ancho Impulsado por Impedancia dentro de la regla de diseño de Ancho de Enrutamiento. El diseño de PCB nunca ha sido tan fácil para las tarjetas de circuitos con memoria volátil, memoria no volátil, dependencias de tiempo y reloj, o para pares diferenciales. Utiliza un software de diseño de PCB que puede hacer el trabajo de manera precisa y eficiente para ti.
Para obtener más información sobre las pautas de enrutamiento de PCB para dispositivos de memoria DDR4, habla con un experto en Altium.