PCB-Routingrichtlinien für Geräte mit DDR4-Speicher

Die US Navy nutzt seit Langem Buchstabenkennungen zur Unterscheidung verschiedener Schiffstypen. Beispielsweise wird für Schlachtschiffe die Kennung „BB“ und für Zerstörer die Kennung „DD“ verwendet. Als in den frühen 1950er Jahren – kurz nach Beginn des Kalten Krieges – das erste Schiff zum Radar-Frühwarnzerstörer umgerüstet wurde, erhielt es die Kennung „DDR“. Diese speziellen Zerstörer verfügten über zusätzliche Radarantennen und dienten (wie der Name schon sagt) als Frühwarnsysteme.

Mittlerweile hat der Ausdruck „DDR“ jedoch eine neue Bedeutung erlangt – als Bezeichnung für eine bestimmte Art von Speicher, die unter anderem in Kommunikationssystemen, Uhren, PCs, Smartphones, Tablets und Servern zum Einsatz kommt. Geräte mit DDR-Speicher warnen nicht vor einem heranrückenden Feind, sondern haben unsere Ansprüche in Sachen Performance, Datenübertragung, Stromverbrauch und speicher gestützte Technologie von Grund auf verändert.

DDR4 verdient Ihre besondere Aufmerksamkeit

2014 wurde die vierte Generation der DDR-Technologie (DDR4) eingeführt. DDR4-Speicher zeichnen sich durch einen geringeren Energieverbrauch sowie höhere Datenübertragungsgeschwindigkeiten und Chipdichten aus. Außerdem verfügen sie über integrierte Mechanismen zur Korrektur von Fehlern bei der Datenübertragung: die zyklische Redundanzprüfung (CRC) sowie On-Chip Parity Detection.

Dieser Quantensprungs in Sachen Zuverlässigkeit, Geschwindigkeit, Performance und Bandbreite ist der Grund dafür, dass DDR4-Speicher Ihre besondere Aufmerksamkeit verdienen. Im Vergleich zeigt sich, dass der Unterschied zwischen DDR3- und DDR4-Geräten ähnlich drastisch ist wie der zwischen einer Familienlimousine und einem spezialgefertigten Rennwagen. Genau wie ein Rennwagen höhere Geschwindigkeiten erreicht und besser auf der Straße liegt, ermöglicht DDR4 höhere Datenraten und eine verbesserte Signalintegrität.

Diese Analogie trägt auch in puncto Design: Im Gegensatz zu einer Familienlimousine benötigt ein Rennwagen ein extrem aerodynamisches Design sowie maßgeschneiderte Karosserie- und Fahrzeugelemente aus karbonfaserbasierten Verbundwerkstoffen. Entsprechend müssen bei der Erstellung von PCB-Designs für DDR4-Geräte andere Routingmethoden zum Einsatz kommen als bei Standardlayouts.

Wenn Ihre Routingmethoden und Designregeln nicht speziell auf die Anforderungen von DDR4-Speichern zugeschnitten sind, kann die Signalqualität bei der Übertragung vom Sender zum Empfänger beeinträchtigt werden. Doch wie können Sie Ihr PCB-Layout für DDR4 auslegen? Mithilfe welcher Regeln lässt sich am besten sicherzustellen, dass die Datenverarbeitung und -speicherung in Ihrem Gerät wie vorgesehen funktioniert?

Designregeln für DDR4-Layouts

Bei der Übertragung von störungsanfälligen Signalen und der Verwendung von Taktgebern kommt es entscheidend auf die Schaltzeiten der Datenmodule an. Daher sollten Sie unbedingt dafür sorgen, dass Routing und Design Ihrer Leiterplatte für eine effektive Datenverarbeitung und -speicherung mit DDR4 ausgelegt sind. Ansonsten müssen Sie eventuell später feststellen, dass die Signalübertragung verzögert erfolgt oder durch elektromagnetische Interferenzen oder andere Störquellen beeinträchtigt wird.

Behalten Sie also bei der Konzeption von für DDR4 ausgelegten Leiterplatten stets im Gedächtnis, dass Datenraten zwischen 1,6 und 3,2 Gbit/s sowie große Fan-Outs und extrem kurze Anstiegs- und Abfallzeiten den Einsatz spezieller Techniken zur Aufrechterhaltung der Signalintegrität und zur Minimierung der Fehlerrate erfordern. Unter anderem sollten Sie durch die Festlegung entsprechender Designregeln sicherstellen, dass die kapazitive und induktive Kopplung von Signalen und das damit einhergehende Risiko eines Übersprechens möglichst vermieden wird.

Zu diesem Zweck können Sie zunächst einmal sämtliche ungenutzten Pads aus Ihrem Design entfernen. Darüber hinaus lässt sich die unerwünschte induktive Signalkopplung minimieren, wenn Sie Entkopplungskondensatoren zwischen die Versorgungsspannung und die Masse schalten. Achten Sie darauf, dass der Speicher über eine separate Versorgungsspannung verfügt, die von der Eingangs- und Ausgangsspannung sowie der Kernspannung getrennt ist.

^{Uhren und taktgeberbasierte Schnittstellen erfordern den Einsatz ausgefeilter Technologien zur Signal- und Datenübertragung.}

Routingpläne für verschiedene DDR4-Topologien

Für DDR4-SDRAM empfiehlt sich entweder eine Clamshell- oder eine Fly-by-Topologie. Beide Varianten haben spezifische Vor- und Nachteile. Die Clamshell-Topologie beansprucht weniger Platz auf der Leiterplatte, erstreckt sich jedoch über zwei Lagen und erfordert einen komplexen Routingplan, da hier sämtliche Signalbahnen auf engem Raum zwischen den auf der Unter- und Oberseite montierten Speichermodulen Platz finden müssen. Dies kann sich eventuell in längeren Stubs sowie einer tendenziell zu geringen Zahl an verfügbaren Signalleitungen niederschlagen.

Im Gegensatz dazu profitieren Sie bei einer Fly-by-Topologie von einfachem Routing und der besten Signalintegrität. Allerdings steigt hier der Platzbedarf, da alle Speichermodule in Reihe geschaltet und auf einer Seite der Leiterplatte angeordnet sind. Letztlich hängt es von den spezifischen Anforderungen an Ihr Gerät ab, welche Variante besser geeignet ist.

Unabhängig von der gewählten Topologie sollten Sie beim Routing auf die Einhaltung der folgenden Grundsätze achten: Erstens sollten sämtliche Leiterbahnen eines Signalnetzes auf derselben PCB-Schicht verlaufen. Zweitens sollten Sie 45-Grad-Winkel (anstelle von rechten Winkeln) nutzen, um die Signalbahnen in die gewünschte Richtung zu lenken, und dabei T-Kreuzungen in kritischen Netzen und Leitungen für die Übertragung von Taktsignalen vermeiden. Drittens sollten die zu den Speichermodulen führenden und von den Speichermodulen abgehenden Signalbahnen stets einen Mindestabstand von 635 µm zu den für PCI-Bus-Signale und die Systemuhr genutzten Leiterbahnen aufweisen und außerdem wenigstens 762 µm von der Referenzschicht und dem Leiterplattenrand entfernt sein. Und viertens sollten Reset-Signale stets sauber von sämtlichen anderen Signalen getrennt werden.

Vorgaben zu Leiterbahnabständen und -längen

Sie können beim Design von PCBs für DDR4-SDRAM für optimale Schaltzeiten und die bestmögliche Signalintegrität sorgen, wenn Sie die Signalbahnen in der richtigen Länge konzipieren und die Abstandsvorgaben einhalten. Dabei sollten Sie es unbedingt vermeiden, zwei Signallagen in direkter Nachbarschaft anzuordnen oder den Signalfluss über eine massive Referenzschicht zu führen. Zusätzlich sollten bei der Erstellung Ihres Routingplans davon absehen, Signalbahnen über Hohlräume oder entlang der Grenzlinie zwischen zwei Referenzschichten zu leiten.

Generell sollten alle Signalbahnen von und zu den Speicherschnittstellen zwischen den entsprechenden Masseflächen und Versorgungslagen verlaufen. Sorgen Sie außerdem nach Möglichkeit dafür, dass die zur gleichen Byte-Lane-Gruppe gehörigen DQ-, DQS- und DM-Signale über Leiterbahnen auf ein und derselben Schicht laufen, um Differenzen bei der Übertragungsgeschwindigkeit infolge von Lagenübergängen zu minimieren oder völlig zu eliminieren. Zugleich ist hier zu beachten, dass die für die Übertragung des Taktsignals vorgesehenen Leiterbahnen länger sein müssen als die längste zum Speichermodul führende DQS-Signalbahn, da das Taktsignal eine höhere Gatterlaufzeit aufweisen muss als das DQS-Signal. Grundsätzlich sind differenzielle Taktsignale unempfindlicher gegen Rauschen und andere negative Einflüsse auf die Signalintegrität.        

        

^{Eine leistungsstarke Routingsoftware hilft Ihnen bei der Erstellung von PCB-Designs mit zahlreichen Signalnetzen.}

Bei der Festlegung der Abstände zwischen den Leiterbahnen in Ihrem Layout dient der kleinste vertikale Abstand zwischen einer Signalbahn und ihrer Rückleitung als Richtwert. In der Praxis wird dieser Wert mit dem Buchstaben „H“ bezeichnet. Wenn Sie H mit fünf multiplizieren, erhalten Sie den nötigen Mindestabstand zwischen den beiden Taktsignalleitungen bzw. den beiden Paaren von Taktsignalleitungen. Außerdem ist zu beachten, dass die Leiterbahnen für Adress-, Steuerungs- und Kontrollsignale sowie für DQ-, DQS- und DM-Signale einen Abstand von wenigstens 3H zueinander aufweisen müssen.

Die Erstellung eines für DDR4-Speicher geeigneten Designs wird erheblich einfacher, wenn Sie die Simulationsfunktionen von Altium Designer^® nutzen, um die Signalintegrität Ihres PCB-Layouts zu testen. Der Simulator errechnet die charakteristische Impedanz der einzelnen Leiterbahnen und verwendet die Ergebnisse – in Kombination mit Makromodell-Informationen der I/O Buffer – als Input.

Darüber hinaus erleichtert die Lösung von Altium die Festlegung der Breite und Dicke Ihrer Leiterbahnen – mit der Option „Characteristic Impedance Driven Width“ in der Designregel „Routing Width“. Damit wird die die Erstellung eines Layouts für PCBs mit flüchtigem oder nichtflüchtigem Speicher, optimierten Schaltzeiten, taktgesteuerten Funktionen sowie differenziellen Signalleitungen einfacher denn je, sodass Sie jedes Designprojekt zielsicher und effizient zu einem erfolgreichen Abschluss führen können.

Falls Sie weitere Fragen zum Thema Routingstrategien für PCBs mit DDR4-Speicher haben, sollten Sie mit einem Experten von Altium sprechen.