Proyecto Pi. MX8 - Diseño de Placa Parte 1

¡Bienvenidos a la tercera entrega del proyecto del módulo de computadora de código abierto Pi.MX8! En esta serie de artículos, nos adentramos en el diseño y las pruebas de un sistema en módulo basado en un procesador i.MX8M plus de NXP.

En la última actualización, examinamos la estructura esquemática del módulo y comenzamos a preparar la colocación preliminar de los componentes. Ahora que hemos colocado los componentes, tenemos una buena idea de la densidad del diseño y las demandas que esto impone en el apilado de capas. Hoy, seleccionaremos un apilado adecuado y comenzaremos a trazar las primeras pistas.

Definiendo el apilado de capas

Basándonos en la colocación de los componentes y algunos factores estratégicos, podemos decidir qué tecnología de PCB y qué apilado de capas nos gustaría usar para el diseño en adelante. Veamos primero la densidad de los componentes:

Colocación de componentes lado superior

La colocación preliminar de los componentes revela una densidad de diseño moderada en general. Los componentes activos están todos ubicados en el lado superior de la placa, mientras que el lado inferior contiene principalmente condensadores de desacoplamiento y otros circuitos pasivos. Por lo tanto, el lado inferior de la placa está relativamente vacío y nos deja con mucho espacio para el enrutamiento. Sin embargo, el objetivo sería asignar este espacio para características adicionales que se implementarán a medida que el módulo Pi.MX8 esté destinado a servir como una plataforma que se puede actualizar y expandir según solicitudes específicas.

Colocación de componentes lado inferior

Al observar la colocación de componentes cerca de los conectores de placa a placa, notamos que muchos componentes están colocados directamente sobre los conectores en el lado opuesto de la placa. Si decidimos usar solo VIAs estándar que conecten todo el conjunto de capas desde la capa superior hasta la inferior, no podemos colocar ningún VIA en estas áreas. Para poder sacar todos los pines de los conectores de placa a placa y enrutar eficientemente la circuitería activa situada en el lado opuesto de los conectores, necesitamos idear un método que vaya más allá de depender únicamente de VIAs pasantes. Para esto, necesitaremos usar un apilado HDI.

Usar un apilado HDI facilita la expansión de la funcionalidad del módulo en una etapa posterior, ya que no necesariamente tenemos que usar VIAs pasantes para conectar componentes adicionales, y por lo tanto, no tenemos que interferir tanto con el enrutamiento y la colocación de componentes ya establecidos.

Para el módulo Pi.MX8 estaremos usando un apilado de capas 2+N+2. Este es un apilado de tipo III según lo definido en las normas IPC-2226 y es uno de los apilados HDI más comúnmente utilizados.

Este tipo de apilado utiliza dos pasos de laminación secuencial en el proceso de fabricación para permitir que micro-VIAs conecten las tres capas más externas. Un VIA enterrado se utiliza para conectar el núcleo del apilado que no es parte del proceso de fabricación secuencial. Los prepregs y el grosor de los prepregs utilizados en este tipo de apilado dependen de la capacidad de fabricación del proveedor de PCB. El grosor elegido de los prepregs laminados secuencialmente está limitado por la relación de aspecto del micro VIA. A diferencia de los VIAs perforados mecánicamente, los micro VIAs se crean perforando agujeros en los prepregs usando pulsos láser cortos. Típicamente, se utilizan diámetros de VIA entre 0.08mm y 0.15mm. Una relación de aspecto adecuada para la fabricación en masa generalmente está en el rango de 0.6:1 – 0.8:1.

Un prepreg delgado asegurará que el requisito de la relación de aspecto no se viole mientras reduce el ancho de la pista para una traza controlada por impedancia dada. Para un microstrip simple en la capa superior o inferior con solo un plano de referencia esto no es un problema. Sin embargo, debemos tener cuidado con las striplines embebidas debajo del primer plano de tierra, ya que distancias cortas al plano de referencia arriba y abajo de las striplines podrían resultar en trazas muy estrechas para ciertas interfaces controladas por impedancia.

El apilado final para la placa Pi.MX8 fue creado en cooperación con el fabricante de PCB y luce de la siguiente manera:

Apilado de capas Pi.MX8

En general, el módulo se construirá sobre un apilado de 10 capas. Las capas superior, L2, L7 e inferior se utilizarán como capas de señal. Las capas L1, L3, L6 y L8 se utilizarán como planos de tierra. Las dos capas restantes, L4 y L5, actuarán como los planos de potencia. Los planos de potencia se construyen utilizando una lámina delgada de solo 18μm de espesor. Debemos mantener un ojo en la caída de IR para estas capas. Los planos de potencia están estrechamente acoplados a los planos de tierra vecinos con solo un prepreg de 75μm separando estas capas. Esto resulta en una capacitancia de plano adicional que puede ser beneficiosa para proporcionar una baja impedancia de PDN a altas frecuencias. Verificaremos el comportamiento del PDN por simulación una vez que tengamos completado el diseño.

Otro aspecto importante a tener en cuenta sobre este apilado es que solo utilizaremos microvías escalonadas en lugar de apiladas. Esto significa que las microvías no pueden colocarse directamente una encima de la otra y en su lugar deben estar desplazadas con un paso de al menos 0.35mm de centro a centro. Usar microvías escalonadas facilita el registro de las capas secuenciales lo que disminuye el costo de fabricación con algunos proveedores de PCB. Este enfoque también se recomienda para apilados HDI que usan más de dos programas de microvías para aumentar la fiabilidad de las microvías. La desventaja de usar microvías escalonadas es el espacio adicional necesario para cumplir con el requisito de desplazamiento mínimo. Los vacíos creados en el plano de tierra también deben considerarse cuando se trata de gestionar el camino de retorno para las trazas vecinas.

Enrutamiento de escape de componentes

Ahora que se ha definido el apilado de capas, el siguiente paso es realizar el escape de las señales de los componentes individuales. En este paso, vamos a colocar todas las vías necesarias para el enrutamiento de señales y potencia en cada componente. Realizamos este paso ahora ya que idealmente nos gustaría tener todas las vías en su lugar antes de comenzar a conectar los componentes. Incluso en un apilado HDI, las vías todavía ocupan mucho espacio. Esto es especialmente cierto para las vías que forman parte de la red de distribución de potencia ya que suelen conectar a través de todo el apilado. Colocar vías durante la etapa de enrutamiento puede requerir que se eliminen trazas previamente enrutadas para hacer espacio para las vías.

Enrutamiento de escape en la capa superior del módulo

En la imagen de arriba podemos ver que casi todos los pines de los componentes están conectados usando vías o se dejan sin conectar. Los pads no conectados se enrutará en la capa superior o se les proporcionará espacio adicional para agregar el enrutamiento de escape más adelante. En este último caso, es importante recordar no colocar ninguna traza dentro de esas áreas.

Para algunos componentes, será necesario anular localmente las reglas de diseño predefinidas para el ancho de traza y el espaciado para hacer posible el enrutamiento de salida. Un ejemplo de esto es el i.MX8 SoC. El pequeño paso de pin de solo 0.5mm requiere un ancho de traza de 0.08mm y un espaciado de traza a pad de 0.085mm. Fuera de estas áreas de salida, nos gustaría continuar trabajando con reglas de ancho de traza y espaciado de 100um. Hay varias formas de implementar este comportamiento en las reglas de diseño. Una forma es utilizando salas de diseño adicionales que se asignan un conjunto dedicado de reglas. Esto permite un flujo de trabajo de enrutamiento suave ya que el ancho de traza se ajusta automáticamente una vez que el cursor cruza el borde de la sala de diseño.

Requisitos de ancho de traza y espaciado para el enrutamiento de salida del i.MX8

Al usar salas de diseño, el ancho de traza se ajusta automáticamente durante el enrutamiento interactivo:

En nuestra próxima actualización, exploraremos cómo se establecen las reglas de diseño generales de acuerdo con el perfil de impedancia del apilado de capas, así como cómo abordar el enrutamiento en las capas internas. ¡Manténganse al tanto para descubrir cómo abordamos la disposición de la memoria y navegamos las dificultades introducidas por el apilado HDI elegido!