Alimentación de la NPU: ¿en chip, PMIC externo o híbrida?

Su nodo sensor siempre activo ahora incorpora un acelerador neuronal, y el primer prototipo sufre una caída de tensión a mitad de la inferencia. La batería aún tenía carga, pero el riel no pudo mantenerse durante la ráfaga de inferencia. Como se explicó en Your MCU Got Smarter – Your Supply Chain Got Harder, algunos de los MCU más recientes equipados con NPU ahora cuestan solo uno o dos dólares, lo que lleva ráfagas de inferencia intensas de milisegundos a diseños que quizá se dimensionaron para cargas de control relativamente estables. 

Un acelerador neuronal con un presupuesto de potencia ajustado es un problema de alimentación antes de ser uno de cómputo. Tiene tres opciones básicas: usar los reguladores integrados del MCU, trasladar los rieles principales a un circuito integrado externo de gestión de energía (PMIC) o combinar fuentes internas y externas en una arquitectura híbrida. Cada opción implica distintas compensaciones en número de componentes, área de placa, eficiencia, control de rieles y margen de rendimiento.

Conclusiones clave

• La inferencia concentra el trabajo en ráfagas de milisegundos sobre rieles principales de bajo voltaje, a menudo por debajo de un voltio. La energía por inferencia determina lo que la IA añade al presupuesto energético, mientras que la respuesta transitoria y la impedancia de la fuente determinan si el riel se mantiene. 
• Los resultados medidos de NPU frente a CPU muestran mejoras de energía de 8,9x a 143x en cargas de trabajo que se adaptan eficientemente al acelerador. Los modelos pequeños pueden perder esa ventaja cuando la utilización de la NPU es demasiado baja. 
• La regulación integrada es el punto de partida para diseños de menos de un vatio optimizados para área de placa y costo de BOM, siempre que el regulador interno pueda soportar la corriente requerida, la estabilidad del riel y los objetivos de reloj. 
• Un PMIC externo es adecuado para diseños multidominio o sensibles al rendimiento que necesitan eficiencia de conversión, capacidad de corriente, control de rieles o secuenciación. En sistemas recargables, también puede integrar la carga y la medición de batería.
• Una alimentación híbrida encaja cuando uno o dos rieles necesitan la eficiencia o el margen de rendimiento de una regulación externa, mientras que los rieles restantes no justifican el área de placa y el costo de una arquitectura con PMIC totalmente externa.
• Las fuentes de alta impedancia, como las pilas tipo moneda, pueden convertir las ráfagas de inferencia en caídas de tensión. Dimensione el almacenamiento local de energía a partir de la demanda de carga de la ráfaga, la resistencia de la batería y la caída de voltaje permitida.

Las ráfagas de inferencia ponen a prueba el riel de alimentación

Un dispositivo siempre activo normalmente mantiene despierto un camino de sensado de baja potencia mientras el dominio principal de cómputo espera un disparador. Cuando se activa el disparador, la inferencia se ejecuta en una ráfaga. El desglose a nivel de eventos de un ciclo de inferencia de detección de palabras clave del fabricante de chips Alif separa la carga de trabajo en un pico de activación, la ráfaga de procesamiento del coeficiente cepstral en frecuencias Mel (MFCC), la ráfaga de la NPU y la corriente de cola posterior. Alif midió la carga de trabajo en 6,8 ms y 0,17 mJ por inferencia en la NPU, frente a 137 ms y 2,62 mJ usando solo la CPU.

Una prepublicación independiente de 2025 que midió silicio de Alif con instrumentación externa encontró mejoras de energía por inferencia de entre 8,9x y 143x en cuatro modelos que se beneficiaron de la descarga de trabajo hacia la NPU. 

En un ejemplo de detección de palabras clave, la potencia promedio durante la ejecución en la NPU fue algo mayor, pero el tiempo de ejecución mucho más corto compensó con creces. 

En un diminuto modelo MNIST de clasificación de dígitos manuscritos, la NPU funcionó con solo un 5,1 por ciento de utilización y consumió más energía que la ruta de CPU porque la sobrecarga de orquestación superó el ahorro de cómputo. Para modelos pequeños, la CPU puede ser más eficiente; cuando la NPU tiene control de potencia independiente, el firmware puede dejarla apagada hasta que la carga de trabajo justifique la aceleración.

Resultados medidos de energía de la NPU en distintas cargas de trabajo

La eficiencia de la NPU depende en gran medida del ajuste de la carga de trabajo y de la utilización del acelerador.

Para ver qué significa esto en el riel de alimentación, observe el STM32N6 de ST. Ejecuta el núcleo a 0,81 V en modo nominal, y las mediciones de ST sitúan solo el dominio VDDCORE en 124 a 191 mW durante la inferencia. La empresa suministra un paquete dedicado de medición de potencia para este riel.

Los datos públicos de potencia de MCU-NPU rara vez incluyen tasas de cambio de corriente a nivel de osciloscopio o trazas de caída de tensión del riel. Los escalones rápidos de carga son un problema conocido, pero el transitorio que su regulador y desacoplo deben manejar depende de la carga de trabajo, la placa, el convertidor y la fuente. Mida VDDCORE en el hardware real durante la inferencia.

Una vez que sabe cómo se comporta la carga, la pregunta pasa a ser dónde ocurre la conversión: en el chip, en un PMIC externo o repartida entre ambos.

1. Use los reguladores integrados del MCU

Los fabricantes de MCU llevan años integrando más parte de la ruta de alimentación en el chip, y la generación con NPU continúa esa tendencia. Las familias STM32U5 y STM32N6 de ST ofrecen regulación conmutada interna para sus alimentaciones de núcleo, y solo requieren un pequeño conjunto de componentes inductivos externos y de desacoplo. El PSOC Edge de Infineon divide el chip en un dominio de alto rendimiento y otro de baja potencia. 

De cara a 2027, Ambiq afirma que su próximo Atomiq110 usará una implementación de 12 nm de su plataforma Subthreshold Power Optimized Technology (SPOT) y contará con un modo de ultra bajo consumo que operará cerca de 300 mV. 

El i.MX RT700 de NXP hace visible esta compensación de forma poco habitual porque su kit de evaluación (EVK) permite a los diseñadores evaluar el mismo procesador bajo cuatro arquitecturas de alimentación: un PMIC totalmente externo, un diseño totalmente integrado, un híbrido de ambos y una implementación discreta sin PMIC. Con rieles externos a 1,1 V o más, el núcleo principal alcanza 325 MHz y el núcleo de sensado 250 MHz. El uso de reguladores internos de baja caída (LDO) reduce esos límites a 250 y 205 MHz. La configuración con PMIC externo se suministra como opción predeterminada del EVK. Por lo tanto, el número de rieles es solo una parte de la decisión entre integrar o externalizar, porque una alimentación externa también aporta un margen de reloj medible y puede mejorar la eficiencia de conversión.

La regulación integrada está limitada por el margen de corriente y térmico, la eficiencia de conversión en el propio proceso del sistema en chip (SoC) y el número de rieles que puede controlar. Aun así, la ruta interna minimiza los componentes externos y el área de placa, y para muchos diseños de menos de un vatio es la mejor opción, siempre que el regulador integrado pueda soportar la corriente requerida, la estabilidad del riel y los objetivos de reloj.

2. Añada un PMIC externo

Para diseños de endpoint, un PMIC externo puede mejorar la eficiencia de conversión y añadir control de rieles, capacidad de corriente, secuenciación y funciones que el MCU no proporciona internamente. En sistemas recargables, también puede integrar la carga y la medición de batería. 

El nPM1300 de Nordic muestra cuánta funcionalidad de gestión de energía puede caber en un encapsulado pequeño. Combina dos reguladores buck de 200 mA, dos LDO/interruptores de carga configurables, carga de batería y soporte de fuel gauge en un encapsulado de aproximadamente 3 por 2,4 mm. Se configura mediante I2C y puede funcionar con tan solo cinco pasivos externos.

Un dado de potencia dedicado puede regular con mayor eficiencia que una circuitería construida sobre el proceso lógico del MCU. Esas ganancias deben justificar el área de placa, los componentes y el costo añadidos.

3. Use una alimentación híbrida

Una arquitectura híbrida mantiene parte de la conversión en el MCU mientras traslada fuera del chip los rieles que más se benefician de una regulación externa. El EVK del i.MX RT700 de NXP ofrece un ejemplo útil: su convertidor DC-DC integrado genera VDDN mientras reguladores externos suministran VDD1 y VDD2. Una configuración híbrida encaja cuando uno o dos rieles necesitan la eficiencia o el margen de rendimiento de una regulación externa, mientras que los rieles restantes no justifican el área de placa y el costo de una arquitectura con PMIC totalmente externa. 

Qué cuesta el riel externo

La comparación de BOM más limpia usa el mismo procesador bajo distintas configuraciones de alimentación, y el i.MX RT700 de NXP lo permite. La ruta externa añade el PCA9422 y sus pasivos a la BOM a cambio de mayor margen de reloj y una eficiencia de conversión potencialmente más alta. La ruta integrada elimina esas líneas de la lista, pero renuncia a parte del margen de rendimiento. Los precios de lista y los precios al contado a veces se han separado fuertemente este año, así que use Octopart para poner precio a ambas pilas de alimentación en las cantidades que espera comprar.

Para la parte de segunda fuente y cualificación de la selección de MCU, consulte 5 Suppliers Hold 80% of the MCU Market. Where's Your Second Source?

Cuando la batería se convierte en el cuello de botella

La resistencia interna de una pila tipo moneda puede aumentar de varios ohmios a decenas de ohmios a medida que se descarga, por lo que una ráfaga de inferencia tomada directamente de la pila puede hacer caer la entrada del convertidor por debajo de su voltaje operativo requerido. Un condensador de reserva o un supercondensador pequeño puede suministrar localmente la ráfaga. Dimensiónelo a partir de la demanda de carga de la ráfaga, la resistencia interna de la batería y la caída de voltaje permitida, en lugar de basarse solo en la corriente pico. 

La ya clásicaEl documento técnico SWRA349 explica el cálculo paso a paso. Valide el condensador de reserva en el peor caso del estado de carga de la batería y de la temperatura de funcionamiento, cuando la impedancia de la fuente es más alta. En un diseño ajustado, este único componente puede determinar si el producto llega a lanzarse.

Elija según la clase de potencia y luego verifíquelo en el banco de pruebas

Cuando llegue el momento de elegir una arquitectura de alimentación, empiece por la clase de potencia. Un diseño de menos de un vatio optimizado para minimizar el área de la placa y el costo de la BOM normalmente comienza con el regulador integrado en el chip. Es más probable que un SoC multidominio o sensible al rendimiento justifique un PMIC externo o una alimentación híbrida gracias a una mayor eficiencia, secuenciación, control de rieles o margen de reloj. Las fuentes de alta impedancia, como las pilas de botón, requieren almacenamiento intermedio para ráfagas independientemente de la arquitectura del regulador. 

Sea cual sea la arquitectura que elija, hay dos mediciones que deben guiar la decisión. La energía por inferencia muestra si la aceleración mejora el presupuesto energético. El peor transitorio de riel muestra si su regulador, fuente y desacoplo pueden soportar la carga de trabajo. Mida ambos en su propio hardware antes de comprometerse.