JESD204 인터페이스를 갖춘 ADC/DAC 구성요소

작성 날짜: 십이월 1, 2022
업데이트 날짜: 칠월 1, 2024

많은 간단한 시스템들은 때때로 ADC를 통해 호스트 컨트롤러에 내장된 혼합 신호 기능을 포함합니다. 더 정확하거나 빠른 샘플링을 위해, 외부 ADC가 종종 사용되며, 이는 GSps 운영 속도로 매우 빠른 샘플링이나 합성이 필요한 시스템에 포함됩니다. 이러한 기능이 매우 빠른 샘플 속도로 운영되고 참조 오실레이터와 동기화되어야 하는 여러 데이터 컨버터에 걸쳐 구현되어야 할 때는 어떻게 될까요?

여러 데이터 컨버터를 가진 고급 혼합 신호 시스템의 경우, 우리는 단순한 소스 동기 버스나 일반적인 직렬 인터페이스에 의존할 수 없습니다. 다행히도, JEDEC는 이러한 상황을 위한 전문 인터페이스인 JESD204 인터페이스를 개발했습니다. 이 인터페이스는 여러 데이터 컨버터 간의 동기화를 강제하는 동안 LVDS 레인 사용과 관련된 라우팅 어려움을 완화하려는 목적으로 설계되었습니다.

이 기사는 빠른 샘플 속도로 운영되는 여러 ADC 및/또는 DAC와 함께 사용하기 위한 JESD204 인터페이스의 중요한 설계 요구 사항을 개요할 것입니다. 이러한 유형의 시스템을 함께 묶는 핵심은 벤더 IP에서 인터페이스가 인스턴스화된 FPGA인 호스트 컨트롤러입니다.

JESD204 인터페이스에 대하여

필요한 경우 ADC와 DAC는 GSps 범위(기가 샘플링 당 초)까지 쉽게 도달할 수 있는 매우 높은 샘플링 속도로 운영될 수 있습니다. 이는 ADC를 사용하여 RF 신호를 획득하거나 DAC를 사용하여 RF 반복 속도로 파형을 생성하는 데 적합한 매우 높은 샘플링 속도입니다. 시스템이 단일 데이터 컨버터로 운영될 때, 시스템 호스트 컨트롤러로 데이터를 송수신하기 위해 빠른 직렬 인터페이스를 사용할 수 있습니다. 그러나 시스템에 여러 데이터 컨버터가 존재할 때, 동기화가 종종 필요하며, 이는 LVDS와 같은 직렬 인터페이스를 강제하는 것이 어렵습니다.

이때 JESD204 인터페이스가 등장합니다. JEDEC에 의해 발표된 이 표준화된 인터페이스는 데이터 컨버터 간, 그리고 각 데이터 컨버터와 시스템 호스트 간의 LVDS 링크 사용을 대체하기 위해 개발되었습니다. 표준의 최신 개정판(Rev C 또는 JESD204C)은 높은 샘플 속도로 운영되는 여러 ADC 및/또는 DAC를 동기화하는 데 사용할 수 있는 직렬 프로토콜을 정의합니다. 동기화될 수 있는 주요 기능에는 여러 데이터 컨버터 간의 신호 샘플링, 합성 및 타이밍이 포함됩니다.

JESD204 인터페이스가 ADC/DAC와 함께 LVDS를 대체하기 위해 개발되었기 때문에, 여러 데이터 컨버터에 걸쳐 이 두 인터페이스의 구현을 비교하는 것이 가치가 있습니다:

JESD204 인터페이스를 지원하는 ADC/DAC 구성요소는 I/O 블록이 직접 다이에 내장되어 있을 것이며, 시스템 호스트 컨트롤러는 FPGA 인터커넥트 패브릭에 인터페이스가 인스턴스화됩니다. 시스템 동기화를 보장하기 위해, JESD204 인터페이스를 가진 ADC/DAC는 JESD204C 또는 JESD204B 장치에서 클록 트리거링을 지원하기 위한 전용 SYNC/SYSREF 핀을 포함할 것입니다.

JESD204의 장점

위의 표에서 명확하지 않을 수 있지만, 여러 데이터 변환기에 대한 JESD204 인터페이스의 주요 장점은 그것의 타이밍 방법에 있습니다. JESD204 호환 시스템의 토폴로지는 아래 블록 다이어그램에서 설명한 것처럼 모든 장치를 통한 동기 샘플링을 그것의 참조 발진기 분배를 통해 관여합니다. 이것은 모든 데이터 변환기를 호스트 컨트롤러와 동일한 클록에 맞추고, 따라서 샘플링/합성은 시스템 호스트와 동일한 클록에 맞춰 타이밍됩니다.

샘플링/합성은 개별 데이터 변환기에서 SYNC 핀으로 트리거되며, 이는 개별 데이터 변환기로부터 데이터를 스트림하여 호스트 컨트롤러로 전송하게 합니다. 데이터 스트림은 자체 내장된 클록을 가지므로, 인터페이스는 두 데이터 스트림을 자동으로 디스큐할 수 있습니다. 이것이 JESD204 인터페이스를 사용할 때 각 데이터 변환기에서 차동 데이터 라인이 길이 매칭을 요구하지 않는 이유입니다. 기술적으로, 같은 종류의 디스큐 기능을 LVDS를 사용하는 일련의 연속된 ADC/DAC에 추가할 수 있지만, 이것은 소프트웨어나 로직에서 디스큐를 계산해야 합니다.

클록 소스, 호스트 컨트롤러, 그리고 데이터 변환기 사이의 클록/싱크 분배를 살펴보면, 주 프로세서에 인스턴스화된 주어진 JESD204 인터페이스에 대해 일부 허용되는 스큐 예산이 있을 것입니다. 인터페이스에서 가장 긴 트레이스와 가장 짧은 트레이스 사이의 스큐 불일치 예산은 인터페이스의 타이밍 체계로 보상될 수 있는 어떤 최대 스큐 값 내에 있어야 합니다. 스큐 예산 내에서 작동하면, 인터페이스는 DATA 채널에서 들어오는 데이터 스트림 사이의 불일치를 감지할 수 있으며, 디스큐는 로직에서 보상될 수 있습니다. 이것은 샘플링된 신호들 사이의 진정한 위상 차이를 제공합니다.

다중 JESD204 ADC/DAC 대 다채널 구성요소

ADC/DAC에 익숙하다면, 이러한 구성요소들이 종종 신호 취득/생성을 위한 다수의 입력/출력 채널을 가지고 있다는 것을 알고 있을 것입니다. 이것이 사실이라면, JESD204와 같은 인터페이스를 가진 별도의 ADC를 사용하는 것이 단일 다채널 ADC/DAC을 사용하는 것에 비해 어떤 장점이 있는지 묻는 것이 타당합니다.

다채널 ADC와 개별 ADC를 사용할 때 존재하는 몇 가지 도전 과제는 다음과 같습니다:

채널 간 크로스토크
이득, 오프셋, 그리고 동적 범위 매칭
인터리브 샘플링
전력 소모와 열

다채널 DAC에서도 같은 도전 과제가 존재할 수 있습니다. 이러한 구성요소들은 단일 칩에서 수십 개의 채널을 제공할 수 있으므로, 필요할 때 매우 높은 밀도를 가능하게 합니다. 하지만, 그 디자인 자유에는 일부 조건이 따릅니다. JESD204 인터페이스를 포함하는 다채널 ADC가 있다는 점에 유의하세요. 각 접근 방식의 장점은 아래에 개요로 설명되어 있습니다.

기본적으로 단일 제어 가능한 참조를 가진 다채널 ADC는 오프셋, 노이즈 레벨(해상도, 동적 범위 및/또는 이득) 측면에서 다양한 유형의 신호를 획득하거나 생성하는 데 필요한 유연성을 제공하지 않을 수 있습니다. 별도의 ADC를 사용하면 샘플링/합성 특성을 독립적으로 설정할 수 있지만, 이는 각 인터페이스에 대한 구성 요소 수를 증가시킵니다. 따라서 주요 절충안은 낮은 밀도입니다. 그러나 이 낮은 밀도는 크로스토크를 줄이기 위해 필요합니다.

중요한 고려 사항은 주파수의 함수로서 크로스토크에서 비롯됩니다. RF 주파수에서는 채널 간의 크로스토크가 낮은 주파수보다 더 강렬할 것이며, 동시 샘플링을 사용할 경우 ADC의 채널 간에 이러한 크로스토크가 반영될 것입니다. 해결책은 인터리브 샘플링을 사용하는 것이지만, 이제 채널이 동시에 샘플링되지 않기 때문에 채널 간의 위상 오프셋을 정확하게 감지할 수 있는 능력을 완전히 잃게 됩니다. 이는 RF 주파수에서 정밀한 위상 결정을 위한 JESD204 호환 인터페이스의 장점을 또한 보여줍니다.

JESD204 호환 구성 요소 예

시장에는 JESD204B 또는 JESD204C 인터페이스를 사용하여 빠른 샘플링 속도를 제공하는 많은 구성 요소가 있습니다. JESD204C 인터페이스를 가진 새로운 구성 요소들이 여전히 시장에 출시되고 있으며, 아래에 이러한 예시들이 제시될 것입니다.

Analog Devices AD9207BBPZ-6G

Analog Devices의 AD9207BBPZ-6G는 최대 샘플링 속도가 6 GSps에 이르는 듀얼 12비트 ADC입니다. 이 구성 요소의 데이터 스트리밍 인터페이스는 JESD204B 또는 JESD204C 사이에서 선택할 수 있으며, 최대 데이터 스트리밍 속도는 8 레인에 걸쳐 15.5 Gbps(JESD204B) 또는 24.75 Gbps(JESD204C)의 인터페이스 표준 준수 최대치에 도달합니다. 입력 공통 모드 노이즈를 제어하기 위해 이 듀얼 구성 요소는 1.475 Vpp 차동 입력 인터페이스를 사용하며, 고주파 샘플링 클록은 칩 내 PLL로 생성됩니다. 샘플링 해상도는 JESD204B 또는 JESD204C 모드에 따라 8, 12, 16, 24비트 중에서 선택할 수 있습니다. 이 구성 요소의 새로운 버전인 AD9213BBPZ-6G는 최대 10.25 GSps 샘플링 속도를 제공하지만 많은 동일한 기능을 제공합니다.

Texas Instruments ADC12QJ1600AAVQ1

Texas Instruments의 ADC12QJ1600AAVQ1은 최대 샘플 속도가 1.6 GSps에 이르는 빠른 ADC입니다. 이 구성 요소는 JESD204C 인터페이스를 지원하는 4채널 ADC로, 2에서 8(4채널/2채널) 또는 1에서 4(단일 채널)까지의 serdes 레인에서 최대 17.16 Gbps 데이터 속도(64B/66B 또는 8B/10B 인코딩)를 지원합니다. 전체 전력 -3 dB 입력 대역폭은 6 GHz로, FMCW 라이다 또는 기타 펄스 수신 기반 시스템에 평탄한 주파수 응답을 제공합니다. 이 입력 대역폭은 L 및 S 밴드에서의 직접 RF 샘플링에도 적합합니다.

Texas Instruments DAC38RF86IAAVR

Texas Instruments의 DAC38RF86IAAVR은 JESD204와 호환되는 DAC로, 14비트 해상도와 최대 9 GSps의 샘플링 속도를 제공합니다. 이 구성 요소는 레이더나 무선 통신과 같은 응용 프로그램에서 기저대역 신호나 방송 신호의 직접 합성을 제공합니다. 장치는 통합된 밸런과 함께 단일 종단 출력을 제공합니다. 내부 클로킹은 통합된 NCO를 사용하여 낮은 주파수의 참조 오실레이터 사용을 가능하게 합니다. 이러한 구성 요소에 대한 JESD204 인터페이스 구현을 돕기 위해 Texas Instruments는 FPGA 개발에 사용할 수 있는 IP를 제공합니다.

데이터 컨버터를 지원하는 기타 구성 요소

매우 높은 주파수에서 작동하는 데이터 컨버터를 사용하는 시스템은 매우 전문화되어 있으며, 정확한 신호 취득을 보장하기 위해 신호 체인에서 많은 다른 구성 요소가 필요할 수 있습니다. 이러한 구성 요소에는 아날로그 인터페이스와 함께 디지털 인터페이스가 포함되므로, PCB 레이아웃에서 사용되는 관행은 이러한 보드 섹션 간의 격리를 요구하며, 이는 때때로 일부 네트워크에 필터 사용이나 과도한 시리즈 종단의 사용을 동기화시킵니다.

연쇄 신호 취득/합성을 지원하기 위해 설계자가 필요할 수 있는 기타 구성 요소에는 다음이 포함됩니다:

JESD204 호환 ADC 및 DAC와 같은 독특한 구성 요소를 찾고자 하는 설계자는 Octopart의 고급 검색 및 필터링 기능을 통해 모든 혼합 신호 구성 요소를 찾을 수 있습니다. Octopart만이 구성 요소를 찾고 최신 유통업체 가격 데이터, 부품 재고 및 부품 사양을 제공하는 고급 검색 및 필터링 기능을 제공합니다. 필요한 구성 요소를 찾기 위해 저희의 집적 회로 페이지를 확인해 보세요.

저희의 최신 기사를 계속해서 업데이트하려면 저희 뉴스레터에 가입하세요.