PCB 트레이스 폭을 올바르게 정의하는 방법

여기서 우리는 PCB 설계의 근본적인 엔지니어링 질문으로 다시 돌아갑니다. 초보 설계자에게는 꽤 기본적으로 보일 수 있는 주제이기도 합니다. 그 질문은 바로, 특정 스택업에서 어떤 트레이스 폭을 사용해야 하는지를 어떻게 결정하느냐입니다.

내층/외층에 0.5 oz / 1 oz 구리 중량을 사용하는 단순한 설계에서는 보통 익숙한 8 mil/0.2 mm 트레이스 폭을 선택하고 그대로 라우팅을 진행합니다. 경우에 따라 임피던스 제어를 위해 트레이스 폭을 조정해야 할 수도 있지만, 일반적으로는 하나의 트레이스 폭을 정해 일관되게 사용할 수 있습니다.

하지만 바닥면 단자형 부품이 조밀하게 배치된 설계, 높은 레이어 수, 여러 임피던스 프로파일, 더 무거운 구리 중량을 사용하는 설계 등 많은 다른 상황에서는 익숙한 8 mil/0.2 mm 트레이스 폭만으로는 더 이상 충분하지 않을 수 있습니다. 이 글에서는 스택업 설계와 제조업체의 가공 능력에 따라 트레이스 폭 제약을 결정해야 하는 모든 경우를 살펴보겠습니다.

항상 PCB 스택업부터 시작해야 합니다

PCB 스택업은 말 그대로도, 비유적으로도 회로 기판 설계의 기초입니다. 물론 스택업은 설계에 실장될 부품들을 지탱하지만, 라우팅을 완료하기 위해 어떤 트레이스 폭을 사용할 수 있는지에 대한 제약도 만들어냅니다. 라우팅에 사용되는 트레이스 폭 제약은 설계의 여러 요소에서 비롯될 수 있으며, 특정 레이아웃이나 제품에 어떤 제약이 적용되는지는 설계자가 판단해야 할 책임이 있습니다.

실제로 많은 신규 설계자들이 잘 이해하지 못하는 점은, 대부분의 제조업체 웹사이트에서 제공하는 표준 스택업만으로는 이러한 제약 조건을 알 수 없다는 것입니다. 표준 스택업은 트레이스 폭과 클리어런스에 엄격한 제약이 없는 단순한 설계를 위한 것입니다. 실제 제품에서는 설계자가 스택업 설계와 그에 따른 제약 조건 결정까지 직접 책임져야 하는 경우가 많습니다. 만약 여러분도 그런 상황이라면, 아래 내용을 주의 깊게 살펴보세요. 적절한 트레이스 폭과 클리어런스 값을 설정하는 데 도움이 될 것입니다.

제조업체의 가공 능력과 구리 중량

최종적인 최소 트레이스 폭 한계는 PCB 제작 업체의 가공 능력에 의해 결정되지만, 이것은 웹사이트에서 얻는 단일 숫자로 표현되지 않습니다. 특히 전력 전자 분야에서 일하려는 신규 설계자들이 자주 놓치는 중요한 점은, 구리 중량이 최소 트레이스 폭 제약을 만든다는 것입니다. 그 이유는 구리 중량이 클수록 에칭 시간이 더 길어지고, 두꺼운 구리에서 좁은 트레이스는 긴 에칭 시간 동안 반복적으로 안정적으로 만들어지기 어렵기 때문입니다. 따라서 제작 업체는 구리 중량의 함수로서 일정한 최소 트레이스 크기만 보증할 수 있습니다.

아래 표는 세 가지 구리 중량 값과 내층/외층 조건에 대해, 제작 업체에서 일반적으로 제공하는 트레이스 폭 및 클리어런스 값을 비교한 것입니다.

표에서 트레이스 폭 값이 내층과 외층으로 구분되어 있는 것도 보셨을 것입니다. 그 이유 중 하나는 내층의 구리가 스루홀 완성 도금이 필요하지 않기 때문에 외층보다 더 작은 트레이스 크기와 간격 허용치를 가질 수 있기 때문입니다. 여기서 제시된 구리 중량 값은 완성 구리 중량, 즉 도금 후의 구리 중량을 의미한다는 점에 유의하세요.

미세 피치 바닥면 단자형 부품

이 부품 범주에는 대형 BGA 패키지가 포함되지만, BGA에만 한정되지는 않습니다. 많은 QFN, LGA, 심지어 일부 리드형 부품도 핀 피치가 작을 수 있으며, 이는 이러한 부품으로 라우팅할 때 사용할 수 있는 트레이스 폭을 제한합니다. 이 제약은 필요한 임피던스 값이나 구리 중량과 관계없이 적용될 수 있습니다.

미세 피치 QFN 또는 LGA는 핀 피치가 0.5 mm, 즉 20 mil까지 내려갈 수 있습니다. 이런 피치에서는 일반적으로 트레이스 폭 상한이 8 또는 10 mil 정도에 불과합니다. 다시 말해, 해당 부품으로 들어가는 라우팅의 트레이스 폭은 하한에서는 구리 중량에 의해, 상한에서는 부품 풋프린트 내 패드의 물리적 크기에 의해 제약됩니다.

이들 부품에 대해 이해해야 할 중요한 점은, 부품 패드 사이에 넣을 수 있는 허용 트레이스 폭이 임피던스 제어가 필요할 때 스택업 설계에 영향을 준다는 것입니다. 예를 들어, 미세 피치 QFN 패키지로 들어가는 50옴 10 mil 폭의 마이크로스트립이 필요하다면, 외층 유전체 두께는 대략 5 mil보다 두꺼울 수 없습니다.

핀 수가 많은 BGA 풋프린트

BGA 풋프린트는 특히 핀 간 피치가 작은 경우 핀 또는 패드 사이로 라우팅할 수 있는 가능성을 없앨 수 있습니다. 이러한 BGA와 팬아웃에 사용되는 비아 필드는 패드 사이 라우팅을 허용할 수 있지만, 결국 볼 피치가 너무 작아지면 폭 및 클리어런스 한계를 위반하지 않고는 비아나 BGA 패드 사이로 라우팅할 수 없게 됩니다. 이는 최소한 BGA 영역에서는 사용할 수 있는 트레이스 폭의 상한을 설정하게 됩니다.

대부분의 설계자들은 이 트레이스 폭 값을 보드 전체에 적용합니다. 이는 부분적으로 설계 규칙과 제약 조건을 설정하기 편리하기 때문이며, 이렇게 하면 BGA 풋프린트로 라우팅할 때 넥다운 규칙을 따로 만들 필요가 없습니다.

또 다른 이유로 많은 설계자들은 BGA footprint에 의해 결정되는 이 최대 트레이스 폭을 보드 전체에 사용합니다. 보드에 동일한 트레이스 폭의 이점을 얻을 수 있는 다른 미세 피치 부품이 있을 가능성이 매우 높기 때문입니다. 이것은 설계 규칙에서 전역 기본 트레이스 폭을 하나 설정하고 전체적으로 사용하는 것이 좋은 또 다른 이유입니다. 물론 제어 임피던스나 신호 무결성과 같은 예외는 있지만, 이런 문제들 역시 PCB 스택업에서 적절한 유전체 두께를 선택함으로써 해결되는 경우가 많습니다.

비아 드릴 홀 크기와 트레이스 폭

이 제약 설정은 훨씬 덜 일반적이지만, 비아 패드에서 발생하는 drill breakout으로 인해 연결된 트레이스가 끊어지는 것을 방지하는 유용한 방법입니다. 이는 상업용 또는 군용 신뢰성 기준이나 작업 품질 기준을 달성할 필요가 없는 저가형 소비자 제품이나 일회성 장치에서 고려할 수 있는 방식입니다.

드릴링 중 발생하는 브레이크아웃은 아래 이미지에 나와 있습니다. IPC 제품 등급에 따라 다음과 같습니다:

• 비중요 제품에서는 브레이크아웃이 허용될 수 있음 (Class 1)
• 브레이크아웃이 제한됨 (Class 2)
• 브레이크아웃이 금지됨 (Class 3)

이 6 mil 트레이스는 8 mil 드릴 홀과 Class 2 미만의 애뉼러 링을 가진 비아에 연결되어 있어 브레이크아웃이 발생할 가능성이 있습니다. 트레이스 폭을 10 mil로 늘리거나 티어드롭을 추가하면 드릴 편심이 큰 경우에도 트레이스가 떨어져 나가지 않도록 하는 데 도움이 됩니다.

이미지를 보면 비아 패드가 작을 경우, 트레이스 연결 근처의 브레이크아웃이 트레이스를 완전히 절단할 수 있고, 그 결과 PCB를 폐기해야 할 수도 있다는 점이 매우 분명합니다. 그러나 더 큰 비아 패드를 사용하는 대신, 드릴 직경보다 더 넓은 트레이스를 사용하면 브레이크아웃이 발생하더라도 트레이스가 비아 패드에서 완전히 끊어지는 것을 방지할 수 있습니다.

임피던스 목표값

트레이스 폭 제약을 결정하는 마지막 요소이자 스택업 설계의 직접적인 결과는 목표 임피던스를 달성하는 데 필요한 트레이스 크기입니다. 제작 업체의 표준 스택업을 사용하는 경우, 일부 스택업은 50옴 임피던스를 위한 트레이스 크기를 제공하고, 차동 페어에 대해서는 제어 임피던스 방식으로 접근합니다.

Altium Designer 사용자는 Layer Stack Manager의 임피던스 솔버를 사용해 단일 종단 트레이스 또는 차동 페어에 대한 매우 정확한 임피던스 계산도 수행할 수 있습니다. 이 기능은 Impedance 탭에 있으며, 내장된 전자기장 솔버 엔진을 사용해 무손실 임피던스를 계산합니다.

Altium Designer의 Layer Stack Manager에는 무손실 임피던스 계산기가 포함되어 있습니다.

이 값은 라우팅 중 PcbDoc 파일에서 설계 규칙으로 적용할 수 있습니다. 임피던스 값은 개별 넷 및 넷 클래스에 할당할 수 있으며, 특정 레이어에 대해 활성화하거나 비활성화할 수 있습니다.

전원 레일 크기 산정

위에서 나열한 사례들 중 일부는 최대 트레이스 폭을 찾거나, 작은 트레이스를 라우팅하기 위한 최소 트레이스 폭을 찾고 설정하는 것과 관련이 있습니다. 그렇다면 전력 전자용 트레이스나 레일은 어떨까요?

전원 레일은 일반 트레이스와 마찬가지로 설계 규칙을 사용해 정의하고 설정할 수 있지만, 일반적으로 일반 트레이스보다 더 큰 클리어런스와 더 넓은 폭이 필요합니다. 이러한 클리어런스와 레일 크기는 해당 레일의 전압과 전류에 따라 달라지며, 전원 레일에서 과도한 IR 강하를 방지하기 위한 레일 크기 산정에 대해 IPC 지침이 제공됩니다.

과도한 전압 강하를 방지하고 레일의 온도 상승을 일정 수준 이하로 유지하기 위해 트레이스(또는 폴리곤) 폭을 산정할 때, IPC-2152 표준은 구리 레일의 필요한 단면적에 대한 지침을 제공합니다. 이 지침은 아래 표들에서 확인할 수 있습니다.

이 표들은 온도 상승 제한과 전류가 단면적에 의해 어떻게 연관되는지를 보여줍니다. 단면적이 클수록 허용 온도 상승이 같을 때 더 높은 전류를 흘릴 수 있습니다. 이는 단면적이 커지면 전류 밀도가 낮아지고, 결과적으로 IR 강하도 줄어들기 때문에 당연한 결과입니다.

그렇다면 전압과 클리어런스는 어떨까요? 클리어런스 값은 고전압에서만 중요한 역할을 하며, 이는 다른 표준(IPC-2221)에서 다룹니다. 특정 DC/피크 AC 전압에 필요한 클리어런스는 계산하거나 표로 정리된 값을 통해 결정할 수 있습니다. 또한 이 작업을 위한 계산기도 별도의 글에서 제공하고 있습니다:

• 고전압 설계를 위한 IPC-2221 PCB 클리어런스 계산기 사용

PCB 트레이스 폭 규칙 적용을 위한 최고의 PCB 라우팅 소프트웨어

설계 전반에서 올바른 트레이스 폭을 유지하고, PCB 레이아웃의 서로 다른 레이어와 영역마다 다른 값을 적용하려면 강력하면서도 높은 수준으로 구성 가능한 PCB 설계 규칙 엔진을 갖춘 PCB 설계 소프트웨어가 필요합니다. 이러한 트레이스 폭 제한은 제약 조건 매트릭스 형식으로 정의하거나, 서로 다른 PCB 설계 규칙 범주별로 제한값을 설정하여 정의할 수 있습니다. 어떤 방식으로 트레이스 폭 제약을 설정하든, Altium Designer의 PCB 설계 규칙 엔진은 설계 전체에서 트레이스 폭을 제어하는 데 필요한 기능과 유연성을 제공합니다.

레이어별 트레이스 폭 제약

Altium Designer의 PCB 설계 규칙 시스템에서는 사용자가 설계 규칙이 적용되는 위치와 적용 대상 객체를 지정하는 사용자 정의 쿼리를 만들 수 있습니다. 특정 레이어 또는 레이어 그룹의 트레이스를 제어하려면, 특정 레이어의 트레이스를 선택하는 OnLayer 쿼리를 사용하면 됩니다. 또한 Layer Class라고 하는 레이어 그룹을 만들고, InLayerClass 쿼리를 사용하여 해당 그룹 내 임의의 레이어에 있는 트레이스를 지정할 수도 있습니다.

Altium Designer에서는 클래스를 생성하여 클래스 내부의 객체 그룹에 설계 규칙을 적용할 수 있습니다.

특정 레이어의 트레이스 폭을 정의하려면 Routing Width 규칙을 생성하고 해당 범위 쿼리(scope query)에서 필요한 레이어 또는 레이어 클래스를 선택합니다. 그러면 해당 쿼리 평가 결과가 참인 위치에서만 최소, 선호, 최대 트레이스 폭이 적용되도록 할 수 있습니다.

• PCB Rules and Constraints Editor를 열고 Routing - Width 규칙 범주를 찾습니다.
• 고유한 트레이스 폭이 필요한 레이어 또는 레이어 그룹에 대해 새로운 Width 규칙을 생성합니다.
• 단일 레이어에는 OnLayer('Top Layer')와 같은 OnLayer 쿼리를 입력합니다.
• 여러 관련 레이어의 경우 Layer Class를 만들고 InLayerClass 쿼리를 사용해 해당 그룹에 규칙 범위를 지정합니다.
• 선택한 레이어에 적용할 최소, 선호, 최대 트레이스 폭 값을 입력합니다.
• 동일한 배선 객체에 다른 Width 규칙도 적용될 수 있다면 규칙 우선순위를 적절히 설정합니다.
• 활성 레이어를 기준으로 적용 가능한 폭 제한이 Altium Designer에 의해 적용되도록, 평소처럼 트레이스를 배선하거나 수정합니다.

영역별 트레이스 폭 제약

PCB 레이아웃에서 영역별로 트레이스 폭을 제한하는 경우는 덜 일반적이지만, Altium Designer 내부의 쿼리 시스템을 사용하면 이 역시 가능합니다. Room 객체는 다른 폭 규칙이 적용되어야 하는 물리적 영역을 정의할 수 있으며, WithinRoom 쿼리는 해당 영역 내부에 위치한 배선 객체를 식별합니다.

• 대체 트레이스 폭이 필요한 PCB 부분 주위에 Room을 생성하거나 배치합니다.
• 설계 규칙 쿼리에서 참조할 수 있도록 Room에 명확한 이름을 지정합니다.
• PCB Rules and Constraints Editor의 Routing - Width 아래에 새 규칙을 생성합니다.
• WithinRoom('RoomName')와 같은 쿼리를 사용하여 지정된 Room 내부 객체에 Width 규칙의 범위를 지정합니다.
• 해당 영역에 대한 최소, 선호, 최대 트레이스 폭 값을 입력합니다.
• 영역 규칙이 글로벌, 넷별 또는 레이어별 Width 규칙과 겹치는 경우 규칙 우선순위를 조정합니다.
• 영역별 Width 규칙이 허용되는 트레이스 치수를 제어하도록, Room을 통과하는 배선을 평소처럼 진행합니다.

PCB 레이아웃에서는 특정 설계 규칙이 적용되는 영역을 설정하기 위해 Room을 정의할 수 있습니다.

트레이스 폭 제어를 실용적으로 유지하기

PCB 설계 규칙은 라우팅, 제조, 전기적 제약을 관리하는 작업을 단순화하고, 예외 사항을 수동으로 추적할 필요를 없애줍니다. 경직된 제약 시스템이나 전역 설정에 의존하는 대신, Altium Designer는 사용자 정의 쿼리를 사용해 실제 PCB 구조를 기준으로 규칙을 정의할 수 있게 해줍니다. 넷, 레이어, 컴포넌트 또는 물리적 영역을 기준으로 트레이스 폭 제약의 범위를 지정할 수 있으므로, 단순한 전역 규칙은 유지하면서도 필요한 곳에서는 우선순위가 높은 예외를 자동으로 적용할 수 있습니다.

Altium Designer의 PCB 설계 규칙 시스템에 대해 더 알아보려면 아래 동영상을 시청하세요.

신뢰할 수 있는 전력 전자 장치든 고급 디지털 시스템이든, Altium의 완전한 PCB 설계 기능 세트와 세계적 수준의 CAD 도구를 활용해 보세요. Altium은 업계 최고의 PCB 설계 도구와 고급 설계 팀을 위한 분야 간 협업 기능을 모두 갖춘 세계 최고 수준의 전자 제품 개발 플랫폼을 제공합니다. 지금 바로 Altium 전문가에게 문의하세요!

자주 묻는 질문

동박 중량은 PCB 최소 트레이스 폭에 어떤 영향을 미치나요?

동박이 무거울수록 일반적으로 더 큰 최소 트레이스 폭이 필요합니다. 구리가 두꺼울수록 에칭 시간이 더 오래 걸리기 때문입니다. 에칭 시간이 늘어나면 매우 좁은 트레이스를 일관되게 제조하기가 더 어려워집니다. 따라서 PCB 제조업체는 모든 레이어에 대해 하나의 최소값만 제시하기보다, 완성 동박 중량에 따른 최소 트레이스 폭과 간격을 지정해야 합니다.

주어진 전류에 대해 PCB 전원 트레이스는 어느 정도 폭이어야 하나요?

PCB 전원 트레이스 폭은 전류, 구리 두께, 허용 가능한 온도 상승, 허용 가능한 전압 강하를 기준으로 선택해야 합니다. IPC-2152는 필요한 구리 단면적을 결정하기 위한 지침을 제공합니다. 더 높은 전류 또는 더 낮은 허용 온도 상승은 일반적으로 더 큰 단면적을 필요로 하며, 이는 더 넓은 트레이스, 더 무거운 동박 또는 그 둘을 함께 사용하여 달성할 수 있습니다.

PCB 트레이스 폭이 비아 드릴 브레이크아웃 실패를 방지하는 데 도움이 될 수 있나요?

예. 트레이스가 비아 패드에 연결되는 지점 근처에서 드릴 편차로 인해 브레이크아웃이 발생하면, 좁은 트레이스는 끊어질 가능성이 있습니다. 비아 드릴 직경보다 넓은 트레이스를 사용하면 연결부 주변에 추가 구리가 확보되어 브레이크아웃이 트레이스를 완전히 분리시킬 가능성이 줄어듭니다. 티어드롭(teardrop)도 비아와 트레이스 전이 구간에 추가 구리를 제공할 수 있습니다.

Altium Designer에서 서로 다른 PCB 레이어에 서로 다른 트레이스 폭을 어떻게 설정하나요?

PCB Rules and Constraints Editor에서 별도의 Routing - Width 규칙을 만들고 각 규칙의 범위를 필요한 레이어로 지정하면 됩니다. 단일 레이어에는 OnLayer 쿼리를 사용하고, 여러 레이어에는 Layer Class를 만든 뒤 InLayerClass를 사용합니다. 각 규칙은 자체 최소, 선호, 최대 트레이스 폭을 정의할 수 있으며, 규칙이 겹칠 경우 어떤 제약이 적용될지는 규칙 우선순위에 따라 결정됩니다.

BGA 피치와 비아 크기는 PCB 트레이스 폭을 어떻게 제한하나요?

BGA 피치는 패드와 팬아웃 비아 사이에서 사용할 수 있는 배선 공간이 얼마나 되는지를 결정합니다. 볼 피치가 작아질수록 BGA 영역을 통과할 수 있는 최대 트레이스 폭도 함께 줄어듭니다. 피치가 충분히 작아지면 패드나 비아 사이로 배선하는 것이 더 이상 가능하지 않을 수 있으며, 이 경우 트레이스 폭 및 클리어런스 제한을 위반하지 않으려면 더 좁은 트레이스, 더 작은 비아 또는 다른 팬아웃 전략이 필요합니다.