Projeto de Switch Ethernet Gigabit

O Gigabit Ethernet agora é efetivamente um padrão de nível inicial para redes de escritórios e comerciais. Existem muitos componentes disponíveis que podem ser usados para construir um switch Ethernet simples, mas neste artigo, mostraremos um exemplo de design para um switch Ethernet de alta contagem de portas. O design mostrado neste artigo também inclui uma expansão para cabo de fibra óptica com um conector SFP. Este projeto requer a implementação bem-sucedida de vários aspectos comuns do design de alta velocidade, incluindo:

• Expansão de BGA
• Design de par diferencial
• Colocação de capacitor de acoplamento AC
• Design com planos de potência em grandes BGAs
• Interfaces de alta velocidade unipolares e diferenciais

Como de costume, os arquivos do projeto podem ser baixados do meu site. Você também pode conferir os links para download no visualizador do Altium 365 abaixo. Clique neste link para baixar um arquivo ZIP com os arquivos fonte do projeto ou você pode usar o link de download no embed.

Componentes Principais no Switch Ethernet Gigabit

Este projeto de switch Ethernet é baseado na série VSC742x de processadores de switch Ethernet da Microchip. Esses processadores podem ser emparelhados com um PHY de expansão associado, que se conecta ao processador do switch por meio de uma interface SGMII. Há componentes adicionais para memória e comunicação externa, bem como vários reguladores de tensão. A lista dos principais componentes nos circuitos inclui:

• Processador principal de switch Ethernet VSC7426 e PHY de expansão VSC8574
• RAM DDR2
• Memória flash SPI
• Transceptor serial RS-232
• Circuito de ativação para o transceptor de fibra
• Conector para entrada de 12V
• Reguladores de tensão para 3.3V, 1.8V, 1.2V e 1.0V

Ao todo, o dispositivo suporta 12 portas Ethernet padrão, inclui uma porta de uplink e inclui uma porta SFP para um transceptor de fibra. O design também inclui uma interface serial trazida para um conector RJ-45 sem o circuito de terminação mag jack.

Esquemas do VSC7426 e VSC8574

Nos arquivos do projeto, os esquemas para os interruptores e interfaces de porta são encontrados nas páginas um, dois e três. O VSC7426 inclui uma interface DDR2 e usa um chip de RAM DDR2 externo. Ele possui vários GPIOs que podem funcionar como indicadores, embora o firmware fornecido pelo fornecedor também forneça as mensagens de status necessárias em um terminal.

Os esquemas para este design são baseados aproximadamente no design de referência VSC7426/VSC7427 da Microchip. Você pode acessar o design de referência original no site da Microchip.

Os circuitos VSC7426 e VSC8574 são mostrados nas imagens abaixo. O VSC7426 é a estrela do show e oferece até 16 portas RJ-45. O VSC8574 é usado para expandir essa contagem de portas e se comunica com o VSC7426 através de uma interface SGMII. Caps de acoplamento AC são incluídos como é padrão em SGMII. Note que a documentação da Microchip sobre este chipset recomenda a atualização do VSC8574 para o VSC8664; no entanto, o pacote de OS embutido disponível publicamente é compatível com o chip VSC8574.

Algumas das configurações no VSC7426 são determinadas por meio de um conjunto de resistores de configuração nos pinos C6, C7, C8 e C9. O arranjo de resistores de 1 kOhm mostrado abaixo pode ser instalado ou removido conforme necessário para alternar várias funcionalidades no VSC7426. O VSC7427 também pode ser usado neste design, mas requer a alteração de algumas configurações de resistores, conforme detalhado no canto inferior esquerdo da imagem.

Esses chips possuem múltiplas linhas de alimentação e usam uma quantidade considerável de energia para gerar relógio e sinal. Como pode ser visto abaixo, os chips usam um número significativo de capacitores de desacoplamento para garantir a integridade da alimentação.

Você notará que ferrites estão sendo usados para isolar elementos devido ao alto consumo de corrente na alimentação lógica principal. Como foi mencionado em alguns outros artigos da Altium, essa abordagem às vezes funciona para isolar um PLL mais lento ou uma linha analógica de uma linha digital rápida que corre em paralelo, mas testes devem ser realizados para confirmar que o ferrite não amplifica transientes entre as duas linhas. Isso é algo que discutirei com mais detalhes em um artigo e vídeo vindouros, mas, por enquanto, vou referir os leitores a uma apresentação mais antiga do DesignCon que discute esse caso de uso específico de contas de ferrite.

• Saiba mais sobre a impedância de transferência em um PDN
• Veja o resultado negativo da isolamento com pérolas de ferrite

Circuito do Conector SFP

A imagem abaixo mostra o circuito do conector SFP usado para se conectar a um transceptor de fibra óptica. O circuito do conector SFP mostrado aqui é usado em outros designs com velocidades de até 10 Gbps. O conector SFP requer múltiplos resistores de configuração para acessar certas funcionalidades no transceptor de fibra óptica. Alguns destes foram marcados como DNI no esquemático abaixo, pois não são necessários para a funcionalidade mínima viável do transceptor de fibra óptica.

Além do MOSFET usado para alternar o pino Tdis, há alguma lógica adicional entre o VSC8574 e o MOSFET. Poderia-se ignorar esta lógica adicional se quisesse habilitar permanentemente o transceptor de fibra óptica. Para fazer isso, puxe o portão do MOSFET para alto ou puxe o pino de habilitação para baixo, e isso ativará o transceptor.

Outro ponto importante aqui são os resistores de zero ohm nas linhas RX e TX. Os resistores de zero ohm poderiam ser substituídos por capacitores de acoplamento AC, mas estes não são necessários. A razão é que o acoplamento AC já está incorporado nos módulos transceptores de fibra óptica padronizados. Ao usar este circuito a 1 Gbps, alternar entre resistores de 0 ohm e diferentes valores de capacitores de acoplamento AC provavelmente não criará nenhum benefício ou prejuízo à integridade do sinal. Se este esquemático for usado em taxas de dados mais altas, os capacitores de acoplamento e sua localização poderiam ser ajustados com base em razões que descrevo neste artigo recente.

RAM e Memória Flash

O design inclui tanto memória flash quanto RAM para armazenamento de dados e para conter o binário do firmware, respectivamente. O design inclui dois chips de flash, como mostrado abaixo, embora apenas um destes seja necessário para um design viável mínimo. O menor chip de flash NOR Macronix de 128 Mbit (MX25L12835FMI-10G) foi usado em nosso PCB de demonstração e tem sido usado em versões de produção deste design.

Memórias RAM e Flash encontradas no SCH003.

A memória flash precisa ser conectada ao SPI e será escrita usando um programador externo através de um conector SWD. Isso será discutido em mais detalhes mais tarde.

Existem outros dois chips de memória que podem ser usados no design:

• U8: Infineon S34ML02G100TFI000 (flash NAND paralelo de 2 Gbit)
• U9: ISSI IS25LQ010B-JNLE (flash NOR SPI de 1 Mbit, atualmente obsoleto)

Em nossa placa de demonstração, marcamos esses como DNI e eles não foram incluídos na montagem.

RJ-45 para Serial/RS-232

Uma maneira rápida de se conectar a um switch Ethernet instalado em um rack é usar uma porta serial. Para tornar a porta acessível através da caixa do dispositivo, uma opção é sair uma porta serial por um conector RJ-45. Isso é feito abaixo usando um conector jack não magnético. Dependendo da orientação da porta serial RJ-45, um cabo poderia ser roteado para um painel de conexão, e um técnico poderia então conectar seu computador a um painel de conexão para acessar a porta serial.

O acesso à porta serial também foi adicionado usando um conector de dois pinos na entrada do transceptor RS-232 (J5 na imagem acima). Isso lhe dá acesso à porta serial por meio de um módulo USB-para-UART.

Layout da PCB

Este design possui um total de três BGAs, sendo o maior deles o VSC7426 com 672 pinos. A maioria dos pinos no VSC7426 e no VSC8574 são de terra e alimentação, então não precisaremos de uma placa com muitas camadas para completar o roteamento. Esta placa foi completada usando seis camadas com o empilhamento mostrado abaixo.

Empilhamento da PCB e configurações de impedância

Este empilhamento quase corresponde a um empilhamento padrão da JLCPCB, embora as tolerâncias no DDR2 e Ethernet permitam alguma variação nas espessuras das camadas. Contanto que as camadas externas sejam finas e a camada central interna seja grossa, a impedância diferencial e a impedância de modo comum das linhas com controle de impedância atingirão a impedância alvo dentro das tolerâncias permitidas. As camadas externas finas garantem que nosso roteamento microstrip não será muito largo, já que as pistas de Ethernet e DDR2 requerem impedância controlada.

Todos os pares diferenciais no design foram roteados com impedância diferencial de 100 ohms. Embora o empilhamento tenha sido projetado sob medida para ser produzido em uma ampla gama de fábricas, a placa de demonstração mostrada mais adiante neste artigo foi produzida na JLCPCB com um de seus empilhamentos padrão.

Desdobramento de BGA

O chipset Ethernet PHY e o chip DDR2 possuem passos de esfera de 1,0 mm e 0,8 mm, respectivamente. Isso significa que podemos usar vias passantes com fanout em forma de osso de cachorro para alcançar as fileiras internas dos BGAs. Também não precisamos de vias cegas e enterradas para os links Ethernet, pois os chips VSC têm os pinos Ethernet agrupados ao redor da borda dos pacotes. Isso significa que as pistas Ethernet podem ser roteadas diretamente para os pacotes como microfitas diferenciais. Esse roteamento é mostrado abaixo, incluindo pequenas seções de ajuste de comprimento onde há curvas no roteamento.

Roteamento DDR2

A seguir, o barramento DDR é largo o suficiente para que o design exija duas camadas para ser totalmente roteado até o chip DDR. Isso é mostrado nas duas capturas de tela abaixo. O barramento DDR é roteado com impedância de 50 ohms na camada interna e externa; o relógio diferencial é mostrado na Camada 4.

É perfeitamente aceitável realizar este tipo de roteamento para um barramento paralelo, mas requer ajuste de atraso entre as camadas externas e internas. Como o atraso de propagação do microstrip é determinado por uma constante dielétrica efetiva, sinais que viajam ao longo de um microstrip e de uma stripline terão velocidades de propagação diferentes. Isso requer ajuste de atraso nas diferentes camadas para garantir que todos os sinais no barramento DDR2 cheguem dentro da janela de tempo requerida.

Interface Paralela

A flash NAND de interface paralela não foi instalada na placa de demonstração, mas o design acomoda, se necessário. A interface paralela usa 8 trilhas com comprimentos combinados para rotear entre o VSC7426 e a flash paralela. Esse roteamento é confinado à Camada 4 e é mostrado abaixo (a interface paralela está destacada).

Alimentação e Aterramento

Como este design envolve um processador que tem muitas I/Os de alta velocidade operando simultaneamente, alguns princípios básicos de integridade de potência precisam ser implementados. No esquemático, mostramos um grande número de capacitores sendo usados nos trilhos lógicos, mas a PCB também precisa de capacitância de plano para estabilidade de potência na faixa de 100 megahertz. Este requisito de estabilidade de potência aplica-se aqui porque as interfaces Ethernet fornecidas neste dispositivo têm requisitos de largura de banda de canal na faixa de 100 MHz, então precisamos garantir uma potência estável pelo menos até essas frequências.

• Leia mais sobre os fatores de design de PCB e pacote que impactam a integridade da energia

Para fazer isso, nós roteamos trilhas largas na Camada 3 para fornecer energia diretamente aos suprimentos de I/O de alta velocidade em 3,3V, 2,5V, 1,8V e 1,0V.

Para garantir que o design tenha baixa indutância nas conexões de cada capacitor, todos os pequenos capacitores de desacoplamento foram montados diretamente no lado oposto do PCB, atrás do pacote BGA VSC7426. Uma conexão direta através de um par de vias passantes até as esferas no pacote BGA adiciona aproximadamente 1 nH de indutância ao valor ESL do capacitor e isso limitará a capacidade de resposta dos pequenos capacitores SMD de desacoplamento para a faixa de 10 MHz. A mesma abordagem foi tomada no VSC8574.

Capacitores de desacoplamento/bypass são conectados diretamente às vias passantes nos pares de pinos de energia/terra para garantir conexões de baixa indutância nos capacitores.

Juntos, os capacitores de volume nas fontes de alimentação, capacitores de bypass e desacoplamento nos BGAs, a capacitância do plano das trilhas largas e a capacitância no chip do conjunto de chips Ethernet cobrem coletivamente até a faixa de GHz e ajudam a garantir a integridade da energia.

Modelo 3D

O modelo 3D completo do layout final da PCB é mostrado abaixo. Podemos ver os 12x portas RJ-45, a porta adicional de GbE Uplink conectada ao VSC8574, o conector serial-RJ-45 e a gaiola SFP para nosso transceptor de fibra.

Programação e Inicialização

O VSC7426 executa um kernel Linux embutido usando o RedBoot como um bootloader. O sistema operacional embutido é simples de instalar e o código está disponível pela Microchip. O fornecedor disponibiliza diferentes versões do código dependendo da frequência do relógio mestre, PHY de expansão e configurações usadas no design. Para ajudar os leitores a começarem rapidamente, incluí um binário de firmware funcional nos arquivos do projeto.

Para gravar o binário no dispositivo, os usuários precisarão de um programador com uma interface SPI. O programador que prefiro usar para a gravação é o programador Forte, que está disponível em ASIX.net. Este programador suporta uma longa lista de microcontroladores e memórias, incluindo a flash NOR SPI da Macronix usada neste projeto. O vídeo no final deste artigo descreve os passos para a gravação usando o software de programação ASIX UP e o programador Forte. 

Uma vez que o processo de gravação esteja completo, desligue o design, desconecte o programador e conecte uma ponte serial ao conector de 2 pinos (J5) para acessar a interface UART (taxa de baud de 115200 kbps). Em seguida, reaplique a alimentação de entrada e o design inicializará até um prompt de login; faça login com o nome de usuário admin, a senha é em branco.

Saída do terminal (no TeraTerm) uma vez que o switch inicializa e o usuário faz login

Há instruções adicionais necessárias para ativar completamente o design e ativar cada uma das portas. Para completar essas tarefas, as instruções podem ser encontradas no arquivo “VSC5611EV Mechanical Assembly and Programming Guide.pdf” na pasta Binários nos arquivos fonte. As instruções de programação começam na página 18 do arquivo PDF.

Visão Geral Completa do Projeto na Altium Academy

O vídeo abaixo mostra nosso trabalho de ativação e uma revisão do design da PCB no canal do Youtube da Altium Academy. Para aprender mais sobre este projeto e ver o processo de gravação, você pode assistir ao seguinte vídeo.

Seja para construir eletrônicos de potência confiáveis ou sistemas digitais avançados, utilize o conjunto completo de recursos de design de PCB e ferramentas CAD de classe mundial no Altium Designer. Para implementar a colaboração no ambiente interdisciplinar de hoje, empresas inovadoras estão usando a plataforma Altium 365 para compartilhar facilmente dados de design e colocar projetos em fabricação.

Apenas começamos a explorar o que é possível com o Altium Designer no Altium 365. Comece seu teste gratuito do Altium Designer + Altium 365 hoje.