Como observado em vários blogs anteriores, atualmente, "PCB de alta velocidade" é praticamente onipresente em nossa indústria. E, como citado, sempre dizemos que, independentemente do produto final ou da implementação, toda PCB é de alta velocidade em virtude da tecnologia IC incorporada nela. Alguns anos atrás, começamos a dizer que o que era importante eram as taxas de borda dos componentes, ou mais especificamente, as interconexões entre as bordas dos componentes e as placas. Foi assim que chegamos ao nome da nossa empresa, Speeding Edge. É uma fusão dos termos "bleeding edge" e "taxas de borda de alta velocidade", como exibido pelas interconexões de componentes nas PCBs.
Vale a pena revisitar o que a evolução do termo "alta velocidade" significa e como isso mudou ao longo dos anos. Este artigo discutirá a história das PCBs de alta velocidade, o que realmente queremos dizer quando afirmamos que um dispositivo PCB é de alta velocidade e algumas das regras práticas que são aplicadas de maneira inadequada ao processo de design de PCB de alta velocidade. Recursos valiosos sobre as informações dos princípios de design de alta velocidade também serão discutidos.
As PCBs de alta velocidade na verdade existem há muito tempo, datando dos computadores mainframe projetados e construídos por empresas como IBM e Cray. Mas isso era um nicho bastante isolado em relação ao resto da indústria de PCBs. Para o resto do mundo, a alta velocidade tornou-se uma questão de preocupação no início dos anos 80, quando o TTL se tornou rápido o suficiente para que os caminhos se tornassem longos. E é assim que definimos alta velocidade com respeito à integridade do sinal; um PCB é de alta velocidade quando os caminhos de sinal são longos em relação aos tempos de subida, e um caminho se torna longo quando o sinal pode refletir na extremidade aberta e causar problemas.
Em termos de matemática precisa, se o tempo de subida for um nanossegundo, qualquer caminho que tenha 3” ou mais pode falhar por causa de reflexões. Nota: 3”=7,5 cm e 6”=15 cm. Você converte o tempo de subida em comprimento descobrindo a velocidade do caminho. Em PCBs, isso equivale aproximadamente a 6” por nanossegundo. Este é o ponto de partida. E, com que frequência isso ocorre ou qual é a taxa de clock não tem impacto na determinação.
Como Lee Ritchey, Presidente e Fundador da Speeding Edge, observa, "Eu vi designs falharem em uma linha de 'reset' de ligar. Isso acontece quando você liga a energia. As pessoas tendem a julgar isso como não crítico porque não acontecia frequentemente. O mundo tem esse hábito de julgar rapidamente com base na frequência do relógio e é aí que se metem em problemas."
Como exemplo, alguns anos atrás, nós diagnosticamos um oxímetro de pulso que havia falhado. A empresa que projetou o produto determinou que o produto era "lento" porque tinha um relógio de 1MHz. Mas ele não funcionava porque a parte da memória do design tinha um tempo de subida de 350 picosegundos.
Então, onde estamos agora? Os últimos dados que olhamos da Micron Technology para seus componentes de memória diziam que a borda lenta era de 100 picosegundos e a borda nominal era de 50 picosegundos. A borda rápida não foi especificada. Se começarmos com um nanossegundo, a borda lenta é 1/10 disso, o que significa que para a borda lenta, um caminho de 3/10 de uma polegada de comprimento pode exibir falha devido a reflexões. Neste cenário, não há produto que não seja rápido, independentemente da frequência do relógio.
Os designers de produtos ainda enfrentam problemas hoje quando assumem que, pelo fato de suas implementações finais de produtos não serem "rápidas", isso significa, por padrão, que o produto não é de alta velocidade. E existem cinco áreas onde as pessoas tendem a cometer erros. Estas incluem:
Não seguir as regras de integridade de sinal. Isso abrange não controlar a impedância, não usar terminações adequadas e utilizar notas de aplicação como guias de design. Muitas desculpas para designs falhos começam com "Eu segui a nota de aplicação, o produto não funciona." (Muitas notas de aplicação não contêm conselhos válidos sobre integridade de sinal.)
Ter muitas ideias de produtos tecnológicos que vêm de pessoas que não entendem as regras técnicas. Nos últimos 30 anos, surgiram muitas ideias de produtos originadas de engenheiros da computação que não têm qualquer formação em integridade de sinal.
Adotar um monte de regras práticas e aplicá-las ao processo de design sem entender como as coisas realmente funcionam.
E, como observado em vários artigos anteriores, em designs de alta velocidade, o desafio mais crítico e significativo hoje é projetar um PDS (Power Distribution System) que funcione adequadamente.
Quando se trata de considerações de design de alta velocidade, alguns dos maiores problemas derivam do uso de regras práticas que não têm base em boas práticas de engenharia. As três mais comuns associadas ao design de PCB de alta velocidade são:
A regra dos 20H
A regra dos 3W
A regra das vias de costura
A regra dos 20H é uma dentre um grupo de cerca de uma dúzia de regras inventadas que surgiram no início dos anos 90. Essa regra alega que, se você recuar o Vdd do plano de terra pela dimensão que é 20 vezes a separação ou “H” (que representa a altura entre os dois planos), você reduziria a EMI. Essa regra foi colocada à prova em duas universidades diferentes por estudantes que construíram placas de teste para discernir a validação da regra. Uma placa de teste foi construída com o Vdd e o plano de terra alinhados, enquanto a outra foi construída usando a regra dos 20H. O par de planos foi excitado com um gerador de RF e verificado com uma sonda de campo próximo para determinar se havia alguma EMI escapando pela borda. A primeira coisa que se aprendeu foi que a magnitude da radiação que escaparia era tão pequena que nunca causaria um problema de EMI. Além disso, a pouca radiação que escapava era pior quando a regra dos 20H era aplicada versus o Vdd e o plano de terra estando alinhados. Os artigos sobre esses testes são as Referências 2 e 3 no final deste artigo.
Esta regra, que se baseia em outra decisão arbitrária, afirma que, para controlar o crosstalk entre trilhas paralelas roteadas na mesma camada, deve-se manter um espaçamento mínimo entre os centros das trilhas de 3-W. O que se deve ter em mente é que o crosstalk não é uma função da largura da trilha. Em vez disso, é a interação indesejada entre fios de sinal ou trilhas que viajam em paralelo (também referido como acoplamento), e é uma função de duas coisas:
Quão distantes estão as duas bordas?
Quão alto estão as trilhas acima do plano mais próximo?
A única maneira de determinar esses dois fatores é por meio do uso de um simulador. Esta é uma análise muito direta que leva cerca de dois minutos para ser realizada. No entanto, é importante notar que até você saber quanto a linha vítima pode tolerar em termos de ruído acoplado, você não pode iniciar o processo de análise.
Como observado no meu blog sobre trilhas de guarda (Trilhas de Guarda: Acerto ou Mito?), alega-se que as vias de costura controlam o diafonia e são uma barreira para o campo eletromagnético. As vias de costura são implementadas colocando uma trilha de guarda entre duas outras trilhas e, então, colocando periodicamente uma via da trilha para o plano de terra abaixo. A verdade é que se o uso de vias de costura fosse necessário para que um produto funcionasse, nenhum dos produtos da Internet de hoje—servidores, pontes e roteadores—poderia ser fabricado. Mecanicamente, simplesmente não há espaço suficiente para separar os milhares de trilhas que estão nesses produtos.
E, como Lee Ritchey afirma, “Eu descobri que toda regra que é válida tem uma prova direta. Se a pessoa citando a regra não pode fornecer a prova, você não deveria usá-la.”
Um dos desafios que enfrentamos na indústria é a abundância de informações ruins que circulam em vários domínios públicos (publicações comerciais, a Internet, livros de "supostos" especialistas). O verdadeiro desafio é que, dentro desses recursos de informação, às vezes acaba havendo muita informação que é correta, mas emparelhada com informações que não são. A dificuldade está em discernir entre as informações em que você pode confiar e aquelas que não pode.
Existem dois fóruns de informação realmente bons disponíveis que contêm regras de design válidas: O banco de dados do fórum IEEE e o refletor SI-LIST. O SI-List foi lançado em 1994 com 30 membros formando a lista de e-mails inicial. Por meio dele, os engenheiros podem postar perguntas, responder a perguntas, participar de debates ou ouvir o "bate-papo".
Para se inscrever no SI-List, acesse http://www.freelists.org/webpage/silist. Para visualizar os arquivos de postagens, acesse: https://www.freelists.org/archive/si-list/
O IEEE oferece acesso a publicações, conferências, padrões tecnológicos e atividades profissionais e educacionais para promover o avanço das disciplinas de engenharia. É possível se juntar ao IEEE como um profissional de engenharia ou como estudante.
Devido à tecnologia incorporada nele, toda PCB projetada hoje é de alta velocidade. Entender o que é alta velocidade e quais informações constituem uma abordagem válida de design de alta velocidade garantirá que você esteja criando um produto que funcionará corretamente na primeira tentativa.
Ritchey, Lee W. e Zasio, John J., “Right The First Time, A Practical Handbook on High-Speed PCB and System Design, Volumes 1 e 2.”
“Efeitos da Regra de 20-H e Vias de Blindagem na Radiação Eletromagnética de Placas de Circuito Impresso,” Huabo Chen, Membro Estudante, IEEE, e Jiayuan Fang, Membro Sênior, IEEE Dept. de
Engenharia Elétrica, Universidade da Califórnia em Santa Cruz, Santa Cruz, CA 95064. “Radiação de Efeitos de Borda em Placas de Circuito Impresso (PCBs)”, Dr. Zorica Pantic-Tanner & Franz Gisin, apresentação na reunião mensal do capítulo de Santa Clara Valley do IEEE EMC Society, Maio, 2000.
Gostaria de saber mais sobre como a Altium pode ajudá-lo com o seu próximo projeto de PCB? Fale com um especialista na Altium ou descubra mais sobre as melhores ferramentas de design de alta velocidade no Altium Designer®.