Краткое исследование штырьков на разъеме PCIe

Отводы являются важной темой в дизайне высокоскоростных печатных плат, и существует давнее правило, согласно которому отводы всегда должны быть удалены со всех переходных отверстий на высокоскоростных цифровых соединениях. Хотя отводы вредны для высокоскоростных линий, их не всегда нужно удалять. Более важным является предсказание профиля потерь и частот, а также соответствующее планирование расположения компонентов для предотвращения таких потерь.

В этой статье я рассмотрю некоторые результаты симуляции маршрутизации PCIe на высокоскоростной печатной плате, используя в качестве примера проект MiniPC, который поставляется вместе с Altium Designer. Симуляция будет включать в себя расчет S-параметров для линий PCIe, выходящих из разъема. Анализ этих результатов симуляции должен помочь дизайнерам, не знакомым с этой темой, лучше понять, как отводы на переходах через отверстия и разъемы влияют на целостность сигнала с точки зрения симуляции, что может помочь вам сделать правильный выбор компонентов, их размещение и маршрутизацию.

Потенциальные проблемы с отводами и маршрутизацией PCIe

В маршрутизации PCIe линии соединяются как дифференциальные пары с конденсаторами переменного тока. Типично маршрутизировать эти дифференциальные пары через разъем для подключения периферийного устройства, например, расширительной карты. В процессе маршрутизации через эти разъемы слотов расширения может остаться некоторый лишний отросток на линии, который может ограничить максимальную пропускную способность. Это можно оценить в симуляции для получения очень точных результатов и точного определения пропускной способности канала PCIe.

Отростки на любой высокоскоростной линии передачи могут создавать потери или отражения, поскольку они могут действовать как преобразователи импеданса высокой частоты на линии PCIe. Читайте больше о анализе отростков в этой статье.

Хотя рекомендуется ограничивать отростки на линии PCIe, они могут присутствовать на разъеме, используемом для маршрутизации в дополнительную карту или модуль. Например, краевой разъем, используемый для вертикального монтажа дополнительной карты PCIe, может быть компонентом с сквозным монтажом, и эти отростки могут играть роль в ограничении используемой полосы пропускания сигнала при маршрутизации на том же слое, что и разъем. Маршрутизация на противоположном слое может быть предпочтительнее, особенно при учете размещения конденсатора.

Пример с потерями из-за отростков разъема на линии PCIe

Из-за эффектов помех, известных при прохождении сигнала через сквозной контакт (via stub), а также необходимости использования конденсаторов для устранения постоянного смещения в линии PCIe, стоит изучить, насколько сквозные контакты могут влиять на потери при маршрутизации через разъем.

Рассматриваемая плата MiniPC использует FPGA Arria 10 с интерфейсом PCIe, который маршрутизируется к слотовому разъему, как показано ниже.

Другие важные характеристики, которые нам нужно знать для анализа ниже, это толщина платы и диэлектрическая проницаемость:

• Толщина платы = 2.028 мм
• Dk = 3.6 на всех слоях

Хотя разводка не была создана с использованием FPGA новейшего поколения PCIe, мы оценим потери в этих каналах, сравнивая с требованиями к пропускной способности в различных поколениях PCIe.

Первоначальные результаты симуляции

Результаты симуляции потерь на вставку для сетей Tx были получены с использованием Ansys SIwave; эти результаты показаны ниже. Чтобы загрузить плату в Ansys SIwave, мы использовали утилиту EDB Exporter внутри Altium Designer. В приведенных ниже результатах мы видим падение примерно на 14-15 ГГц до уровня до -25 дБ, а затем восстановление до более низких уровней потерь на более высоких частотах.

Как мы можем узнать, что этот экстремальный убыток связан со стабом? Простой взгляд на график не доказывает, что проблема вызвана стабами, но есть две веские причины сделать такой вывод:

1. Если вы рассчитаете резонанс первой четверти длины волны в этих стабах, вы обнаружите, что первое падение ожидается примерно на 13 ГГц. Это довольно близко к резонансам 14-15 ГГц, увиденным выше.
2. Профиль потерь вокруг 14-15 ГГц имеет узкую полосу пропускания, что точно соответствует ожиданиям от разрушительного вмешательства в резонаторе с умеренным Q.
3. Все кривые имеют типичную форму графика потерь при вставке, который демонстрирует поведение стаба, и все рассматриваемые сети имеют стабы в компоновке печатной платы.

Падение на этом графике ограничивает скорость передачи данных любым значением, соответствующим частоте Найквиста примерно 8 ГГц (или 16 Гбит/с для 2-уровневой/NRZ сигнализации). Это было бы приемлемо для PCIe Gen4, но не для Gen5. Если бы мы хотели полностью устранить эту потерю или использовать этот дизайн с интерфейсом Gen5, то компоновка должна была бы быть изменена.

Дальнейшее исследование и изменения

Некоторые варианты изменения компоновки включают в себя:

1. Проложите соединения от контактов разъема к конденсаторам на заднем слое через переходные отверстия: Хотя это добавляет некоторое количество дополнительных переходов через отверстия, соединение будет выходить на задний слой и через переходные отверстия к конденсаторам, эффективно устраняя шлейфы без необходимости обратного сверления.
2. Замените разъем на его поверхностный аналог (SMD): Это полностью устранит шлейфы без необходимости двух переходов через контакты разъема и переходные отверстия. Это также самое простое решение, так как не требует замены компонентов, хотя потребует некоторого перепроектирования трасс.
3. Произведите обратное сверление всех шлейфов: Это потребует дополнительных затрат и оставит небольшой остаток шлейфа (обычно около 10 mil), поэтому лучше всего использовать, когда шлейфы очень длинные.

Если плата уже спроектирована, #1 и #2 обычно являются лучшими вариантами, так как они могут потребовать наименьшей доработки, хотя #2 будет зависеть от того, что находится в нижних слоях. Для варианта #1, вот пример разъема с монтажом SMD. #3 подходит, если вы готовы платить за стоимость контролируемого глубинного сверления во время изготовления.

Можно ожидать, что такое поведение, когда проблема целостности сигнала, такая как высокие потери или высокое отражение, наблюдается вокруг определенных частот, может происходить из-за штырей, которые сильно резонируют при возбуждении. Чтобы оценить, почему это может происходить в дифференциальном канале, необходимо рассчитать набор структурных резонансов в структуре штыря переходного отверстия. Руководство, показывающее, как это делается, можно найти в видео ниже.

Когда вам нужно оценить ваш дизайн в рамках комплексного процесса симуляции, используйте полный набор функций проектирования, разметки и симуляции печатных плат в Altium Designer®. Когда вам нужно исследовать проблемы целостности сигнала и извлечь S-параметры из ваших систем, вы можете использовать расширение EDB Exporter для импорта дизайна в полевые решатели Ansys и выполнения ряда симуляций SI/PI. Когда вы закончили свой дизайн и хотите отправить файлы вашему производителю, платформа Altium 365™ упрощает сотрудничество и обмен проектами.

Мы только начали раскрывать возможности Altium Designer на Altium 365. Начните ваш бесплатный пробный период Altium Designer + Altium 365 уже сегодня.