Nghiên cứu ngắn gọn về các đuôi nối trên một kết nối PCIe

Đuôi mạch là một chủ đề quan trọng trong thiết kế PCB tốc độ cao, và có một nguyên tắc lâu đời rằng đuôi mạch nên luôn được loại bỏ khỏi tất cả các via trên các kết nối số tốc độ cao. Mặc dù đuôi mạch không tốt cho các đường truyền tốc độ cao, chúng không phải lúc nào cũng cần được loại bỏ. Điều quan trọng hơn là dự đoán hồ sơ mất mát và tần số, và lập kế hoạch sàn nhà phù hợp để cố gắng ngăn chặn những tổn thất như vậy.

Trong bài viết này, tôi sẽ xem xét một số kết quả mô phỏng với việc định tuyến PCIe trên một PCB tốc độ cao sử dụng ví dụ dự án MiniPC đi kèm trong Altium Designer. Mô phỏng cụ thể sẽ liên quan đến việc tính toán các tham số S cho các làn PCIe đi ra từ một kết nối. Việc xem xét những kết quả mô phỏng này nên giúp các nhà thiết kế không quen thuộc hiểu rõ hơn về cách đuôi mạch trên các chuyển đổi via và kết nối ảnh hưởng đến tính toàn vẹn tín hiệu từ góc độ mô phỏng, điều này có thể giúp bạn đưa ra lựa chọn linh kiện, đặt vị trí, và quyết định định tuyến đúng đắn.

Vấn đề Tiềm ẩn Với Đuôi Mạch và Định Tuyến PCIe

Trong việc định tuyến PCIe, các làn đường được định tuyến dưới dạng cặp vi sai với tụ điện ghép AC. Thông thường, người ta sẽ định tuyến các cặp vi sai này qua một bộ kết nối để kết nối với một thiết bị ngoại vi, như một thẻ mở rộng. Trong quá trình định tuyến qua các kết nối khe mở rộng này, có thể có một số phần dư trên đường dây có thể hạn chế băng thông tối đa. Điều này có thể được đánh giá trong mô phỏng để có kết quả chính xác và xác định chính xác băng thông của một kênh PCIe.

Các phần dư trên bất kỳ đường truyền tốc độ cao nào có thể tạo ra sự mất mát hoặc phản xạ vì chúng có thể hoạt động như bộ biến đổi trở kháng tần số cao trên một làn PCIe. Đọc thêm về phân tích phần dư trong bài viết này.

Mặc dù được khuyến nghị hạn chế phần dư trên một làn PCIe, chúng có thể xuất hiện trên bộ kết nối được sử dụng để định tuyến vào một thẻ hoặc mô-đun bổ sung. Ví dụ, bộ kết nối cạnh được sử dụng cho một thẻ bổ sung PCIe gắn dọc có thể là một thành phần xuyên lỗ, và những phần dư này có thể đóng vai trò trong việc hạn chế băng thông tín hiệu có thể sử dụng khi định tuyến trên cùng một lớp với bộ kết nối. Định tuyến trên lớp đối diện có thể được ưu tiên, đặc biệt khi xem xét vị trí đặt tụ điện.

Một Ví dụ về Mất Mát do Phần Dư Bộ Kết Nối trong một Làn PCIe

Do vì hiệu ứng nhiễu xảy ra khi tín hiệu đi qua một via stub, cũng như nhu cầu sử dụng tụ điện để loại bỏ dịch chuyển DC dọc theo một làn PCIe, nên việc nghiên cứu mức độ ảnh hưởng của via stubs đối với tổn thất khi định tuyến qua một kết nối là điều đáng giá.

Bảng MiniPC được đề cập sử dụng FPGA Arria 10 với giao diện PCIe, được định tuyến đến một kết nối slot, như được hiển thị bên dưới.

Các thông số quan trọng khác mà chúng ta cần biết để phân tích bên dưới là độ dày của bảng mạch và hằng số điện môi:

• Độ dày bảng mạch = 2.028 mm
• Dk = 3.6 trên tất cả các lớp

Mặc dù bố cục không được tạo ra với một FPGA có thế hệ PCIe mới nhất, chúng tôi sẽ đánh giá tổn thất trong các kênh này bằng cách so sánh với yêu cầu băng thông trong các thế hệ PCIe khác nhau.

Kết quả Mô phỏng Ban đầu

Kết quả mô phỏng tổn thất chèn cho các mạng Tx được ghi lại bằng cách sử dụng Ansys SIwave; các kết quả này được hiển thị bên dưới. Để đưa bảng mạch vào Ansys SIwave, chúng tôi đã sử dụng tiện ích EDB Exporter bên trong Altium Designer. Trong các kết quả bên dưới, chúng ta thấy một sự sụt giảm ngay xung quanh 14-15 GHz đạt tới mức thấp nhất là -25 dB, và sau đó phục hồi trở lại mức tổn thất thấp hơn ở các tần số cao hơn.

Làm thế nào chúng ta biết rằng sự mất mát cực đoan này là do một đoạn nối (stub)? Chỉ nhìn vào biểu đồ không chứng minh vấn đề được gây ra bởi các đoạn nối, nhưng có hai lý do chính đáng để kết luận rằng đây có thể là một đoạn nối:

1. Nếu bạn tính toán cộng hưởng bước sóng tứ phần đầu tiên trong những đoạn nối này, bạn sẽ thấy rằng sự sụt giảm đầu tiên được dự đoán ở khoảng 13 GHz. Điều này khá gần với cộng hưởng 14-15 GHz được thấy ở trên.
2. Hồ sơ mất mát xung quanh 14-15 GHz có băng thông hẹp, đúng như bạn mong đợi từ sự can thiệp phá hủy trong một bộ cộng hưởng Q vừa phải.
3. Tất cả các đường cong đều có hình dạng điển hình của biểu đồ mất chèn mà thể hiện hành vi của đoạn nối, và tất cả các mạng được xem xét đều có đoạn nối trong bố cục PCB.

Sự sụt giảm trong biểu đồ này giới hạn tốc độ truyền dữ liệu đến bất kỳ giá trị nào tương ứng với một tần số Nyquist khoảng 8 GHz (hoặc 16 Gbps cho tín hiệu 2-level/NRZ). Điều này sẽ ổn cho PCIe Gen4 nhưng không phải Gen5. Nếu chúng ta muốn hoàn toàn loại bỏ sự mất mát này hoặc tái sử dụng thiết kế này với giao diện Gen5, thì bố cục sẽ cần được chỉnh sửa.

Điều tra và Thay Đổi Thêm

Một số lựa chọn để thay đổi bố cục bao gồm:

1. Đấu nối chân cắm với tụ điện trên lớp mặt sau qua các via: Mặc dù có một số chuyển đổi via phụ, kết nối sẽ đi ra từ lớp mặt sau và qua các via vào tụ điện, loại bỏ hiệu quả các đoạn dư mà không cần khoan lùi.
2. Thay thế bộ kết nối bằng tương đương SMD: Điều này sẽ loại bỏ hoàn toàn các đoạn dư mà không cần hai lần chuyển lớp qua chân cắm và via. Đây cũng là giải pháp đơn giản nhất vì nó không yêu cầu thay đổi linh kiện, mặc dù nó đòi hỏi một số việc đấu nối lại.
3. Khoan lùi tất cả các đoạn dư: Điều này đòi hỏi một số chi phí bổ sung và sẽ để lại một lượng nhỏ đoạn dư (thường khoảng 10 mil), vì vậy nó được sử dụng tốt nhất khi các đoạn dư rất dài.

Nếu bố cục đã hoàn thành, #1 và #2 thường là các lựa chọn tốt nhất vì chúng có thể yêu cầu ít công việc sửa đổi nhất, mặc dù #2 sẽ phụ thuộc vào những gì ở các lớp dưới. Đối với lựa chọn #1, đây là một ví dụ về bộ kết nối với gắn kết SMD. #3 phù hợp nếu bạn sẵn lòng trả chi phí cho việc khoan với độ sâu kiểm soát trong quá trình sản xuất.

Người ta có thể mong đợi loại hành vi này, nơi một vấn đề về tính toàn vẹn tín hiệu như mất mát cao hoặc phản xạ cao được quan sát xung quanh các tần số cụ thể, có thể đến từ các đoạn stub phản hồi mạnh mẽ khi được kích thích. Để đánh giá tại sao điều này có thể xảy ra trong một kênh vi sai, người ta cần tính toán bộ các cộng hưởng cấu trúc trong cấu trúc stub của via. Một hướng dẫn cho thấy cách thực hiện điều này có thể được tìm thấy trong video dưới đây.

Khi bạn cần đánh giá thiết kế của mình trong một quy trình làm việc dựa trên mô phỏng toàn diện, hãy sử dụng bộ đầy đủ các tính năng thiết kế, bố trí và mô phỏng PCB trong Altium Designer®. Khi bạn cần xem xét các vấn đề về tính toàn vẹn tín hiệu và trích xuất các tham số S từ hệ thống của mình, bạn có thể sử dụng tiện ích mở rộng EDB Exporter để nhập một thiết kế vào các trình giải Ansys và thực hiện một loạt các mô phỏng SI/PI. Khi bạn đã hoàn thành thiết kế và muốn gửi các tệp cho nhà sản xuất của mình, nền tảng Altium 365™ giúp bạn dễ dàng hợp tác và chia sẻ các dự án của mình.

Chúng tôi mới chỉ khám phá bề mặt của những gì có thể thực hiện được với Altium Designer trên Altium 365. Bắt đầu dùng thử miễn phí Altium Designer + Altium 365 ngay hôm nay.