Thiết kế Bố cục PCB Bốn lớp Không Có Điện dung Mặt phẳng

Trong một số bài viết trước, tôi đã đề cập đến những thách thức gặp phải khi thiết kế các bảng mạch có từ 16 lớp trở lên. Đây là những loại PCB phức tạp được tìm thấy trong các máy chủ cao cấp, bộ chuyển mạch và các sản phẩm của các gã khổng lồ đám mây hỗ trợ nhu cầu Internet ngày càng tăng.

Tuy nhiên, nhiều sản phẩm không yêu cầu loại bảng mạch phức tạp với số lớp cao như vậy. Một ví dụ là hàng chục triệu bo mạch chủ PCB 4 lớp được sản xuất hàng năm cho PC và các sản phẩm có giá thành tương đối thấp khác, như sản phẩm Xbox™ của Microsoft. Trên bề ngoài, có vẻ như thiết kế một PCB 4 lớp sẽ là một nhiệm vụ dễ dàng, nhưng giống như bất kỳ bảng mạch nào khác, nó đòi hỏi loại bố cục và xếp chồng phù hợp. Ngoài ra, có những thách thức cụ thể khi thiết kế xếp chồng PCB 4 lớp với hoặc không có dung lượng phẳng. Vì dung lượng phẳng cao không khả dụng trên PCB 4 lớp mà không có các lớp nguồn và mặt đất liền kề, các phương pháp tiếp cận khác phải được sử dụng. Bài viết này mô tả cách xếp chồng PCB 4 lớp được thiết kế tốt nhất cùng với cách xử lý thiếu dung lượng phẳng.

Các nguyên tắc cơ bản của xếp chồng PCB 4 lớp

Bảng 2 Lớp

Trước khi có các PCB 4 lớp, đã có các bảng mạch logic 2 lớp, như được hiển thị trong Hình 1. Những bảng mạch này đã đáp ứng khá tốt nhu cầu điện tử và được sử dụng rộng rãi trước khi mọi thứ trở nên nhanh đến mức cần có các kết nối có độ tự cảm thấp được thực hiện với các lớp dẫn.

PCB 4 Lớp

PCB 4 lớp đã là trụ cột của máy tính và trò chơi điện tử trong 40 năm. Ngay từ ngày đầu tiên, bo mạch chủ PC đã là 4 lớp. Và nhu cầu về các bảng mạch 4 lớp chỉ sẽ tiếp tục mở rộng khi càng nhiều sản phẩm hướng đến người tiêu dùng được phát triển.

Các khía cạnh kỹ thuật thúc đẩy thiết kế PCB 4 lớp bao gồm:

• Hai lớp dẫn tốt phân phối điện năng liên tục (thường nằm dưới các lớp bề mặt).
• Các lớp dấu vết gần với những lớp dẫn đó để có thể kiểm soát nhiễu chéo và trở kháng.

Các yếu tố kinh tế và kinh doanh then chốt trong việc tạo ra một PCB 4 lớp là sản xuất nó với số lượng lớn (hàng triệu) với chi phí thấp nhất có thể. Những khối lượng lớn này là cần thiết bởi vì phải chi ra số tiền lớn cho việc tạo ra các công cụ sẽ cần thiết để xây dựng các bảng mạch. Các lợi ích chính của các bảng mạch 4 lớp bao gồm:

• Các bảng mạch bốn lớp dễ dàng áp dụng kỹ thuật ép hàng loạt sử dụng các tấm kích thước 36” x 48”.
• Việc tạo hình ảnh cho các lớp bên trong, chỉ là các mặt phẳng, được thực hiện bằng các tấm kính lộ sáng thay vì phim. Điều này làm cho dụng cụ bền hơn và ổn định cơ khí hơn.
• Sau khi các lớp bên trong được in và ăn mòn, prepreg và lá kim loại được đặt bên ngoài lớp cốt.
• Xung quanh bên ngoài của mỗi bảng mạch trên tấm 36” x 48”, có các dấu fiducial nhỏ. Đồng ở phía trên của các bảng mạch được gọt bỏ để các dấu fiducial có thể nhìn thấy, và máy khoan có thể được căn chỉnh theo mẫu bên trong các bảng mạch. Kết quả là, không cần lo lắng về lỗi chạy ra ngoài trên các tấm lớn.

Góc nhìn Thiết kế

Từ góc độ thiết kế, cấu trúc PCB bốn lớp được hiển thị trong Hình 2 khá đơn giản. Các yếu tố cần lưu ý bao gồm:

• Hai lớp ngoài cùng là các lớp tín hiệu.
• Hai lớp giữa là Vdd và mặt đất.
• Khoảng cách giữa mỗi lớp tín hiệu và lớp mặt phẳng phía dưới được thiết lập là 4 hoặc 5 mil để kiểm soát trở kháng và nhiễu chéo.
  • Khoảng cách này buộc hai lớp mặt phẳng phải cách xa nhau rất nhiều—40 mil hoặc hơn.
  • Điện dung của mặt phẳng ở khoảng cách 40 mil rất nhỏ so với khi các mặt phẳng ở cạnh nhau (thấp hơn 10 lần).
    • Điện dung chất lượng cao cần thiết nằm trên chíp và trên gói (sẽ nói thêm về điều này sau).

Những yếu tố khác về bảng mạch 4 lớp cần lưu ý bao gồm:

• Độ dày hơn 40 mil là quá đủ để làm cho bảng mạch cứng cáp.
• Với bảng mạch 4 lớp, các quy tắc định tuyến cho tín hiệu tốc độ cao nghiêm ngặt hơn vì bạn không thể thay đổi lớp mà không rủi ro tạo ra sự không liên tục về trở kháng.
  • Phải có sự nỗ lực của đội ngũ người ghim IC, người ghim gói, và người thiết kế bảng mạch. Điều này phải được thương lượng giữa ba nhóm này.
  • Tất cả các tín hiệu tốc độ cao phải bắt đầu và kết thúc trên cùng một lớp. Hình 3 là bức ảnh của một phần mạch in bốn lớp với tất cả các tín hiệu chạy trên lớp bề mặt trên cùng.

• Các via trên mạch in bốn lớp là via xuyên lỗ thẳng. Những via này được chặn lại để không cho chất bẩn đi từ một bên của bảng mạch sang bên kia. Loại ô nhiễm này có thể gây ra sự rò rỉ từ chân này sang chân khác dưới BGA mà không thể làm sạch và dẫn đến việc toàn bộ bộ phận phải bị loại bỏ.
  • Via mù trên một bảng mạch bốn lớp là không cần thiết vì chúng chỉ tạo kết nối từ các via đến lớp nguồn đầu tiên.
  • Via mù làm tăng chi phí của bảng mạch.

Vậy về vấn đề thiếu dung lượng của lớp nguồn?

Như có thể thấy trong Hình 4, và như đã nói ở trên, dung lượng giữa các lớp trên một bo mạch chủ PC với khoảng cách 40-mil là rất nhỏ (khoảng 5 pF trên mỗi inch vuông của dung lượng lớp). Nhưng một nguồn dung lượng chất lượng cao (độ tự cảm thấp) là cần thiết để cung cấp dòng điện để sạc các dòng dữ liệu và địa chỉ.

Điện dung này được cung cấp bằng cách tích hợp một lượng lớn điện dung trực tiếp trên chíp IC hoặc trong gói thành phần. Điện dung có độ tự cảm thấp này chính là con đường mà dòng điện trở lại tìm đường đi từ một lớp này sang lớp khác khi tín hiệu thay đổi lớp. Khi điều này không có, tín hiệu cần được định tuyến từ điểm này sang điểm khác trong khi vẫn ở trên cùng một lớp tín hiệu.

Ví dụ về điện dung trên chíp của các thành phần và mô-đun bộ nhớ bao gồm:

• Một chíp DDR2 có hơn 100 pF trên mỗi chân I/O được tích hợp sẵn để cung cấp điện tích cho các đường dẫn được kích hoạt.
• Một chíp IC Power PC có hơn 200 pF trên mỗi chân I/O được tích hợp sẵn để cung cấp điện tích khi kích hoạt các đường dẫn đơn.
• Một chíp IC Power PC có khoảng 50 nF được tích hợp sẵn để cung cấp điện tích cho lõi khi nó chuyển từ chế độ ngủ sang hoạt động toàn bộ.
• Chíp IC tùy chỉnh được thiết kế cho siêu máy tính Blue Gene thế hệ tiếp theo, với bus bộ nhớ rộng 512 bit, có 190 nF điện dung trên chíp để hỗ trợ sự biến thiên.

Vậy Còn PCB 4 lớp với Bus Rộng thì Sao?

Ban đầu, việc sử dụng tụ điện mặt phẳng là cần thiết để hỗ trợ các xung đơn cuối lớn, như những xung liên quan đến các hệ thống bộ nhớ. Tuy nhiên, với các bus rộng của ngày nay, các yếu tố sau đây cần được lưu ý.

• Như đã nêu ở trên, trên một bảng mạch bốn lớp với cấu trúc tín hiệu/đất/điện/tín hiệu, dung lượng tụ mặt phẳng rất thấp.
• Duy nhất “đường trở về” cho các tín hiệu thay đổi lớp là các tụ điện rời rạc hoạt động kém ở các tần số liên quan đến bus dữ liệu nhanh.
  • Kết quả là, các tín hiệu phải ở trên cùng một lớp tín hiệu cho toàn bộ độ dài đường đi.
• Các IC không có tụ điện trên chíp để hỗ trợ các cạnh chuyển mạch nhanh sẽ hoạt động kém trên các PCB bốn lớp, dẫn đến hệ thống hoạt động không ổn định và EMI cao.
• Kết quả của những điều trên, sự kết hợp của tụ điện trên chíp và trên gói là cần thiết và các điều sau đây áp dụng:
• Với hình học IC 130 nanomet và nhỏ hơn, dòng điện bên trong IC hoặc lõi thường có thể đạt hàng chục Ampe trong thời gian ngắn như 15 ps.
  • Các xung dòng điện với cường độ và tốc độ như vậy không thể được hỗ trợ bởi tụ điện trên PCB do độ tự cảm của các bóng gói và vias.
• Kết hợp các tụ điện có độ tự cảm cực thấp được gắn trên gói BGA được thiết kế tốt với dung lượng trên chíp giải quyết vấn đề này.

Tóm tắt:

Các PCB bốn lớp là trụ cột của ngành công nghiệp sản phẩm máy tính và máy chơi game. Việc thiết kế thành công một bố cục PCB bốn lớp, bố trí và định tuyến dựa trên các quy tắc thiết kế hợp lệ, và có các cách để cung cấp dung lượng khi các lớp phẳng bên trong không cung cấp đủ dung lượng giữa các lớp. Dung lượng này được cung cấp trên chíp trên các IC hoặc thông qua sự kết hợp của cấu hình trên chíp và trên gói.

Nói chuyện với một chuyên gia Altium hôm nay để tìm hiểu thêm hoặc khám phá thêm về việc lên kế hoạch cho bố cục PCB đa lớp của bạn trong Altium Designer®.

Tài liệu tham khảo:

1. Ritchey, Lee W., và Zasio, John J., “Right The First Time, A Practical Handbook on High Speed PCB and System Design,” Tập 2.
2. Ritchey, Lee W., Tài liệu giảng dạy, “2-Day Signal Integrity and High-Speed System Design,” lớp học đào tạo.