Dự án Chuyển Mạch Ethernet Gigabit

| Created: Tháng Hai 9, 2024 | Updated: Tháng Năm 10, 2025

Gigabit Ethernet hiện nay thực sự là tiêu chuẩn cơ bản cho mạng lưới văn phòng và thương mại. Có nhiều linh kiện có sẵn có thể được sử dụng để xây dựng một bộ chuyển mạch Ethernet đơn giản, nhưng trong bài viết này, chúng tôi sẽ trình bày một ví dụ thiết kế cho bộ chuyển mạch Ethernet có số cổng cao. Thiết kế được trình bày trong bài viết này cũng bao gồm một sự mở rộng cho cáp quang với một kết nối SFP. Dự án này đòi hỏi việc thực hiện thành công một số khía cạnh phổ biến của thiết kế tốc độ cao, bao gồm:

BGA fanout
Thiết kế cặp vi sai
Vị trí đặt tụ điện AC coupling
Thiết kế với các mặt phẳng nguồn trong các BGA lớn
Giao diện tốc độ cao đơn cuối và vi sai

Như thường lệ, các tệp dự án có thể được tải xuống từ trang web của tôi. Bạn cũng có thể kiểm tra các liên kết tải xuống trong trình xem Altium 365 được nhúng bên dưới. Nhấn vào liên kết này để tải xuống một lưu trữ ZIP với các tệp nguồn dự án hoặc bạn có thể sử dụng liên kết tải xuống trong phần nhúng.

Tải xuống (ZIP)

Linh kiện chính trong Bộ Chuyển Mạch Ethernet Gigabit

Dự án chuyển mạch Ethernet này dựa trên dòng bộ xử lý chuyển mạch Ethernet VSC742x của Microchip. Những bộ xử lý này có thể được kết hợp với một PHY mở rộng tương ứng, kết nối với bộ xử lý chuyển mạch qua giao diện SGMII. Có các thành phần bổ sung cho bộ nhớ và giao tiếp bên ngoài, cũng như nhiều bộ điều chỉnh nguồn. Danh sách các thành phần chính trong mạch bao gồm:

Bộ xử lý chuyển mạch Ethernet chính VSC7426 và PHY mở rộng VSC8574
RAM DDR2
Bộ nhớ flash SPI
Bộ thu phát nối tiếp RS-232
Mạch chuyển đổi kích hoạt cho bộ thu phát quang
Cổng kết nối cho nguồn vào 12V
Các bộ điều chỉnh nguồn cho 3.3V, 1.8V, 1.2V, và 1.0V

Tổng cộng, thiết bị hỗ trợ 12 cổng Ethernet tiêu chuẩn, bao gồm một cổng uplink, và bao gồm một cổng SFP cho bộ thu phát quang. Thiết kế cũng bao gồm một giao diện nối tiếp được đưa ra một cổng RJ-45 mà không có mạch kết thúc mag jack.

Sơ đồ VSC7426 và VSC8574

Trong các tệp dự án, sơ đồ cho công tắc và giao diện cổng được tìm thấy trên trang một, hai và ba. VSC7426 bao gồm một giao diện DDR2 và sử dụng một chip RAM DDR2 bên ngoài. Nó có một số GPIO có thể hoạt động như các chỉ báo, mặc dù firmware do nhà cung cấp cung cấp cũng cung cấp các thông điệp trạng thái cần thiết trên một thiết bị đầu cuối.

Sơ đồ cho thiết kế này chủ yếu dựa trên thiết kế tham khảo VSC7426/VSC7427 từ Microchip. Bạn có thể truy cập thiết kế tham khảo gốc trên trang web của Microchip.

Mạch VSC7426 và VSC8574 được hiển thị trong các hình ảnh dưới đây. VSC7426 là ngôi sao của buổi trình diễn và nó cung cấp tới 16 cổng RJ-45. VSC8574 được sử dụng để mở rộng số lượng cổng này và giao tiếp với VSC7426 qua giao diện SGMII. Tụ điện AC coupling được bao gồm như là tiêu chuẩn trong SGMII. Lưu ý rằng tài liệu của Microchip về bộ chipset này khuyến nghị nâng cấp VSC8574 lên VSC8664; tuy nhiên, gói OS nhúng có sẵn công khai là tương thích với chip VSC8574.

Một số cài đặt trên VSC7426 được xác định thông qua một bộ điện trở cấu hình trên các chân C6, C7, C8 và C9. Mảng điện trở 1 kOhm được hiển thị dưới đây có thể được lắp đặt hoặc gỡ bỏ khi cần thiết để chuyển đổi các tính năng khác nhau trên VSC7426. VSC7427 cũng có thể được sử dụng trong thiết kế này nhưng nó yêu cầu thay đổi một số cài đặt điện trở, như được chi tiết ở góc dưới bên trái của hình ảnh.

Những con chip này có nhiều đường ray và sử dụng một lượng điện năng đáng kể để tạo ra xung và tín hiệu. Như có thể thấy dưới đây, các chip sử dụng một số lượng lớn tụ bù để đảm bảo tính toàn vẹn của nguồn điện.

Bạn sẽ nhận thấy rằng các hạt ferrite được sử dụng để cô lập các phần tử do tiêu thụ dòng điện cao trong nguồn cung cấp logic chính. Như đã được đề cập trong một số bài viết khác của Altium, phương pháp này đôi khi hoạt động để cô lập một PLL chậm hơn hoặc đường ray tương tự khỏi một đường ray số nhanh chạy song song, nhưng cần phải thực hiện kiểm tra để xác nhận rằng ferrite không làm tăng cường độ của các xung đột giữa hai đường ray. Đây là điều tôi sẽ thảo luận chi tiết hơn trong một bài viết và video sắp tới, nhưng trong thời gian chờ đợi, tôi sẽ giới thiệu đến độc giả một bài thuyết trình cũ tại DesignCon thảo luận về trường hợp sử dụng cụ thể này của hạt ferrite.

Mạch kết nối SFP

Hình ảnh dưới đây cho thấy mạch kết nối SFP được sử dụng để kết nối với bộ thu phát quang. Mạch kết nối SFP được hiển thị ở đây được sử dụng trong các thiết kế khác với tốc độ lên đến 10 Gbps. Kết nối SFP yêu cầu nhiều điện trở cấu hình để truy cập vào một số tính năng trên bộ thu phát quang. Một số trong số này đã được đánh dấu là DNI trong sơ đồ dưới đây vì chúng không cần thiết cho chức năng tối thiểu khả thi của bộ thu phát quang.

Ngoài MOSFET được sử dụng để chuyển đổi chân Tdis, còn có một số logic bổ sung giữa VSC8574 và MOSFET. Người ta có thể bỏ qua logic bổ sung này nếu muốn kích hoạt vĩnh viễn bộ thu phát quang. Để làm điều này, kéo cổng MOSFET cao hoặc kéo chân kích hoạt xuống thấp, và điều này sẽ kích hoạt bộ thu phát.

Một điểm quan trọng khác ở đây là các điện trở không ôm trên các đường RX và TX. Các điện trở không ôm có thể được thay thế bằng tụ điện ghép AC, nhưng chúng không bắt buộc. Lý do là ghép AC đã được tích hợp sẵn trong các mô-đun truyền dẫn quang học tiêu chuẩn. Khi sử dụng mạch này ở tốc độ 1 Gbps, việc chuyển đổi giữa các điện trở không ôm và các giá trị tụ điện ghép AC khác nhau hầu như sẽ không tạo ra lợi ích hay tổn hại nào đối với tính toàn vẹn tín hiệu. Nếu sơ đồ này được sử dụng ở tốc độ dữ liệu cao hơn, các tụ điện ghép và vị trí của chúng có thể được điều chỉnh dựa trên các lý do tôi mô tả trong bài viết gần đây này.

RAM và Bộ Nhớ Flash

Thiết kế bao gồm cả bộ nhớ flash và RAM để lưu trữ dữ liệu và giữ binary firmware, tương ứng. Thiết kế bao gồm hai chip flash, như được hiển thị bên dưới, mặc dù chỉ một trong số này là cần thiết cho một thiết kế khả thi tối thiểu. Chip flash NOR Macronix nhỏ hơn 128 Mbit (MX25L12835FMI-10G) đã được sử dụng trong PCB demo của chúng tôi và đã được sử dụng trong các phiên bản sản xuất của thiết kế này.

RAM và bộ nhớ Flash được tìm thấy trong SCH003.

Bộ nhớ flash cần được kết nối với SPI và sẽ được viết sử dụng một trình lập trình ngoại vi qua một kết nối SWD. Điều này sẽ được thảo luận chi tiết hơn sau.

Có hai loại chip nhớ khác có thể được sử dụng trong thiết kế:

U8: Infineon S34ML02G100TFI000 (2 Gbit NAND flash song song)
U9: ISSI IS25LQ010B-JNLE (1 Mbit NOR SPI flash, hiện đã lỗi thời)

Trong bảng mạch demo của chúng tôi, chúng tôi đã đánh dấu những linh kiện này là DNI và chúng không được bao gồm trong quá trình lắp ráp.

RJ-45 sang Serial/RS-232

Một cách để nhanh chóng kết nối với một switch Ethernet được lắp đặt trong tủ rack là sử dụng cổng serial. Để làm cho cổng này có thể truy cập qua vỏ thiết bị, một lựa chọn là xuất cổng serial qua một kết nối RJ-45. Điều này được thực hiện bên dưới sử dụng một kết nối jack không có từ tính. Tùy thuộc vào hướng của cổng serial RJ-45, một cáp có thể được dẫn đến một bảng vá, và một kỹ thuật viên có thể sau đó cắm máy tính của họ vào bảng vá để truy cập cổng serial.

Truy cập cổng serial cũng được thêm vào sử dụng một tiêu đề hai chân trên đầu vào của bộ chuyển đổi RS-232 (J5 trong hình trên). Điều này cho phép bạn truy cập cổng serial qua một mô-đun USB-to-UART.

Bố cục PCB

Thiết kế này có tổng cộng ba BGA, trong đó BGA lớn nhất là VSC7426 với 672 chân. Hầu hết các chân trên VSC7426 và VSC8574 là chân nối đất và nguồn, vì vậy chúng ta sẽ không cần một bảng mạch với số lớp cao để hoàn thành việc đấu nối. Bảng mạch này đã được hoàn thành với sáu lớp và cấu trúc xếp chồng như dưới đây.

Cấu trúc PCB và cài đặt trở kháng

Cấu trúc này gần như khớp với một cấu trúc tiêu chuẩn từ JLCPCB, mặc dù dung sai trên DDR2 và Ethernet cho phép một số biến thể trong độ dày của các lớp. Miễn là các lớp ngoài mỏng và lớp lõi bên trong dày, trở kháng vi sai và trở kháng đơn của các đường dẫn kiểm soát trở kháng sẽ đạt được trở kháng mục tiêu trong phạm vi dung sai cho phép. Các lớp ngoài mỏng đảm bảo rằng đường dẫn microstrip của chúng ta sẽ không quá rộng, vì các làn Ethernet và DDR2 yêu cầu trở kháng được kiểm soát.

Tất cả các cặp vi sai trong thiết kế được đấu nối với trở kháng vi sai 100-ohm. Mặc dù cấu trúc đã được thiết kế tùy chỉnh để sản xuất tại một loạt các xưởng sản xuất, nhưng bảng mẫu được hiển thị sau trong bài viết này đã được sản xuất tại JLCPCB với một trong những cấu trúc tiêu chuẩn của họ.

Phân phối BGA

Bộ chipset Ethernet PHY và chip DDR2 có khoảng cách giữa các bóng là 1.0 mm và 0.8 mm, tương ứng. Điều này có nghĩa là chúng ta có thể sử dụng vias xuyên lỗ với phân phối dạng xương cá để tiếp cận các hàng bên trong của các BGA. Chúng ta cũng không cần vias mù và vias chôn cho các liên kết Ethernet vì các chip VSC có các chân Ethernet tập trung xung quanh mép của gói. Điều này có nghĩa là các làn Ethernet có thể được định tuyến trực tiếp vào gói dưới dạng microstrips vi sai. Việc định tuyến này được hiển thị bên dưới, bao gồm các phần điều chỉnh chiều dài nhỏ ở những nơi có góc trong định tuyến.

Định Tuyến DDR2

Tiếp theo, bus DDR đủ rộng đến mức thiết kế yêu cầu hai lớp để định tuyến hoàn toàn vào chip DDR. Điều này được hiển thị trong hai ảnh chụp màn hình bên dưới. Bus DDR được định tuyến với trở kháng 50-ohm trên lớp nội bộ và lớp ngoại bộ; đồng hồ vi sai được hiển thị trên Lớp 4.

Việc thực hiện loại định tuyến này cho bus song song là hoàn toàn chấp nhận được, nhưng nó đòi hỏi phải điều chỉnh độ trễ giữa các lớp ngoài và lớp trong. Vì độ trễ truyền dẫn microstrip được xác định bởi hằng số điện môi hiệu quả, các tín hiệu di chuyển dọc theo microstrip và stripline sẽ có tốc độ truyền dẫn khác nhau. Điều này đòi hỏi phải điều chỉnh độ trễ trên các lớp khác nhau để đảm bảo tất cả các tín hiệu trên bus DDR2 đến nơi trong khoảng thời gian yêu cầu.

Giao Diện Song Song

Giao diện NAND flash song song không được lắp đặt trên bảng demo, nhưng thiết kế có thể điều chỉnh để phù hợp nếu cần. Giao diện song song sử dụng 8 đường dẫn có chiều dài khớp nhau để định tuyến giữa VSC7426 và flash song song. Việc định tuyến này được giới hạn ở Lớp 4 và được hiển thị bên dưới (giao diện song song được làm nổi bật).

Nguồn và Đất

Vì thiết kế này liên quan đến một bộ xử lý có nhiều I/O tốc độ cao hoạt động đồng thời, một số nguyên tắc cơ bản về tính toàn vẹn nguồn cần được thực hiện. Trong sơ đồ, chúng tôi đã chỉ ra một số lượng lớn tụ điện được sử dụng trên các đường ray logic, nhưng PCB cũng cần dung lượng phẳng cho sự ổn định nguồn trong phạm vi 100 megahertz. Yêu cầu này về sự ổn định nguồn áp dụng ở đây vì các giao diện Ethernet được cung cấp trong thiết bị này có yêu cầu băng thông kênh trong phạm vi 100 MHz, vì vậy chúng tôi cần đảm bảo nguồn ổn định ít nhất đến những tần số này.

Đọc thêm về các yếu tố thiết kế PCB và gói thiết kế ảnh hưởng đến tính toàn vẹn của nguồn điện

Để làm điều này, chúng tôi định tuyến các đường ray lớn trên Lớp 3 để cung cấp điện trực tiếp cho các nguồn I/O tốc độ cao tại 3.3V, 2.5 V, 1.8 V và 1.0 V.

Để đảm bảo rằng thiết kế có độ tự cảm thấp trên các kết nối cho mỗi tụ điện, tất cả các tụ điện bypass nhỏ đã được lắp đặt trực tiếp phía sau của PCB, phía sau gói BGA VSC7426. Một kết nối trực tiếp thông qua một cặp vias xuyên lỗ đến các bóng trên gói BGA thêm khoảng 1 nH độ tự cảm vào giá trị ESL của tụ điện và nó sẽ hạn chế khả năng phản ứng của các tụ điện bypass SMD kích thước nhỏ đến phạm vi 10 MHz. Cùng một cách tiếp cận đã được áp dụng trên VSC8574.

Các tụ điện bypass/decoupling được kết nối trực tiếp với các vias xuyên lỗ trên các cặp chân nguồn/đất để đảm bảo các kết nối có độ tự cảm thấp trên các tụ điện.

Cùng nhau, các tụ điện lớn trên nguồn điện, các tụ điện bypass và decoupling trên các BGA, dung lượng của mặt phẳng từ các đường ray lớn, và dung lượng trên chíp trong bộ chipset Ethernet cùng nhau bao phủ đến phạm vi GHz và giúp đảm bảo tính toàn vẹn của nguồn điện.

Mô hình 3D

Mô hình 3D hoàn chỉnh của bố cục PCB đã hoàn thành được hiển thị bên dưới. Chúng ta có thể thấy 12 cổng RJ-45, cổng GbE Uplink bổ sung được kết nối với VSC8574, cổng kết nối serial-RJ-45, và lồng SFP cho bộ thu phát quang của chúng ta.

Lập trình và Khởi động

VSC7426 chạy hệ điều hành Linux nhúng sử dụng RedBoot làm bộ nạp khởi động. Hệ điều hành nhúng này dễ dàng cài đặt và mã nguồn có sẵn từ Microchip. Nhà cung cấp cung cấp các phiên bản mã khác nhau tùy thuộc vào tần số đồng hồ chính, PHY mở rộng, và các cài đặt cấu hình được sử dụng trong thiết kế. Để giúp độc giả bắt đầu nhanh chóng, tôi đã bao gồm một binary firmware hoạt động trong các tệp dự án.

Để flash binary vào thiết bị, người dùng sẽ cần một trình lập trình với giao diện SPI. Trình lập trình mà tôi thích sử dụng để flash là Forte programmer, có sẵn từ ASIX.net. Trình lập trình này hỗ trợ một danh sách dài các vi điều khiển và bộ nhớ, bao gồm cả bộ nhớ flash Macronix SPI NOR được sử dụng trong dự án này. Video ở cuối bài viết này mô tả các bước flash sử dụng phần mềm lập trình ASIX UP và trình lập trình Forte.

Sau khi quá trình flash hoàn tất, tắt nguồn thiết kế, rút trình lập trình ra và kết nối một cầu nối dạng serial vào header 2 chân (J5) để truy cập giao diện UART (tốc độ baud là 115200 kbps). Tiếp theo, cấp lại nguồn vào và thiết kế sẽ khởi động lên màn hình đăng nhập; đăng nhập với tên người dùng là admin, mật khẩu để trống.

Đầu ra của Terminal (trong TeraTerm) sau khi switch khởi động và người dùng đăng nhập

Cần thêm hướng dẫn để hoàn toàn khởi động thiết kế và kích hoạt từng cổng. Để hoàn thành những nhiệm vụ này, hướng dẫn có thể được tìm thấy trong tệp “VSC5611EV Mechanical Assembly and Programming Guide.pdf” trong thư mục Binaries trong các tệp nguồn. Hướng dẫn lập trình bắt đầu từ Trang 18 của tệp PDF.

Tổng quan dự án đầy đủ trên Altium Academy

Video dưới đây cho thấy công việc khởi động của chúng tôi và đánh giá về thiết kế PCB trên kênh Youtube Altium Academy. Để tìm hiểu thêm về dự án này và xem quy trình flash, bạn có thể xem video sau.

Dù bạn cần xây dựng điện tử công suất đáng tin cậy hay hệ thống số tiên tiến, hãy sử dụng bộ tính năng thiết kế PCB đầy đủ và công cụ CAD hàng đầu thế giới trong Altium Designer®. Để thực hiện sự hợp tác trong môi trường đa ngành nghề ngày nay, các công ty đổi mới đang sử dụng nền tảng Altium 365™ để dễ dàng chia sẻ dữ liệu thiết kế và đưa dự án vào sản xuất.

Chúng ta mới chỉ khám phá bề mặt của những gì có thể thực hiện với Altium Designer trên Altium 365. Bắt đầu dùng thử miễn phí Altium Designer + Altium 365 ngay hôm nay.

From PCB Design to Full Project Execution Version Control for PCB Design Projects Sharing PCB Files vs Sharing PCB Projects Customer Success Stories

About Author

Zachariah Peterson has an extensive technical background in academia and industry. He currently provides research, design, and marketing services to companies in the electronics industry. Prior to working in the PCB industry, he taught at Portland State University and conducted research on random laser theory, materials, and stability. His background in scientific research spans topics in nanoparticle lasers, electronic and optoelectronic semiconductor devices, environmental sensors, and stochastics. His work has been published in over a dozen peer-reviewed journals and conference proceedings, and he has written 2500+ technical articles on PCB design for a number of companies. He is a member of IEEE Photonics Society, IEEE Electronics Packaging Society, American Physical Society, and the Printed Circuit Engineering Association (PCEA). He previously served as a voting member on the INCITS Quantum Computing Technical Advisory Committee working on technical standards for quantum electronics, and he currently serves on the IEEE P3186 Working Group focused on Port Interface Representing Photonic Signals Using SPICE-class Circuit Simulators.