Tombstoning: Chiến lược để ngăn chặn lỗi lắp ráp PCB

Khi chúng ta tiếp tục loạt bài về các lỗi phổ biến trong quá trình lắp ráp bảng mạch in và cách thiết kế PCB có thể ảnh hưởng đến quá trình lắp ráp, hãy cùng tìm hiểu sâu hơn về hiện tượng "tombstoning". Đôi khi, những thuật ngữ chúng ta sử dụng trong sản xuất điện tử khiến tôi phải cười. Có vẻ như chúng ta có thể có một thuật ngữ công nghệ cao hơn cho tombstoning, vết cắn chuột, tai thỏ, v.v., nhưng tôi phải thừa nhận rằng các thuật ngữ không chỉ cực kỳ đại diện, mà chúng còn dễ nhớ.

Nếu bạn chưa quen với thuật ngữ, "tombstoning" xảy ra khi một đầu của linh kiện gắn mặt bị nhấc lên khỏi pad trong quá trình tái hàn, dẫn đến một vị trí đứng giống như một bia mộ. Nguyên nhân phổ biến của tombstoning bao gồm việc đặt kem hàn không đều, sự biến đổi trong kích thước pad, hồ sơ nhiệt không nhất quán trong quá trình tái hàn, và các vấn đề thiết kế PCB như đường dẫn đồng không đều hoặc phủ hàn không đủ. Một số vấn đề này có thể được ảnh hưởng bởi thiết kế PCB, trong khi những vấn đề khác là kết quả của quy trình kiểm soát lắp ráp.

Tombstoning là một vấn đề tương đối phổ biến trong quá trình lắp ráp bảng mạch in, đặc biệt là trong quy trình lắp ráp công nghệ gắn mặt (SMT). Mặc dù tần suất xảy ra tombstoning có thể thay đổi tùy thuộc vào các yếu tố như linh kiện cụ thể được sử dụng, độ phức tạp của thiết kế PCB, và chất lượng của các quy trình sản xuất, tombstoning được coi là một trong những lỗi phổ biến nhất gặp phải trong quá trình lắp ráp PCB.

Mặc dù sự tiến bộ trong công nghệ sản xuất và các phương pháp thiết kế cải thiện đã giúp giảm sự xuất hiện của tombstoning qua các năm, đây vẫn là một thách thức mà các nhà thiết kế và nhà sản xuất PCB phải giải quyết để đảm bảo độ tin cậy và chức năng của các thiết bị điện tử. Trong các ngành công nghiệp yêu cầu tiêu chuẩn độ tin cậy cao, như ô tô, hàng không vũ trụ và sản xuất thiết bị y tế, nỗ lực được thực hiện để giảm thiểu sự xuất hiện của tombstoning. Mục tiêu là loại bỏ nhu cầu phải sửa chữa, điều này sẽ cần thiết để loại bỏ tombstoning.

Các Yếu Tố Góp Phần vào Tombstoning

• Phương pháp đặt keo hàn, như in keo hàn, phải được kiểm tra để đảm bảo keo hàn được đặt đều trên các pad.
• Phủ mặt nạ hàn không đều: Mặt nạ hàn đóng vai trò là lớp bảo vệ trên PCB, ngăn chảy keo hàn vào những nơi không cần thiết trong quá trình tái hợp. Nếu các pad ở một bên của linh kiện có ít phủ mặt nạ hàn hơn các pad khác, kết quả có thể là hàn không đều và hiện tượng tombstoning.
• Thiết kế và kích thước của các pad trên PCB đóng vai trò quan trọng trong việc ngăn chặn tombstoning. Nếu pad quá nhỏ, quá lớn, hoặc không khớp nhau ở mỗi bên của linh kiện, điều này có thể dẫn đến hàn không đều. Ví dụ, pad nhỏ có thể không cung cấp đủ diện tích bề mặt cho sự bám dính của keo hàn đúng cách, trong khi pad lớn có thể dẫn đến keo hàn quá mức và mất cân bằng trong quá trình tái hợp.
  • Đảm bảo kích thước pad phù hợp với linh kiện được sử dụng, cung cấp đủ diện tích bề mặt cho sự bám dính của keo hàn mà không dư thừa.
  • Thực hiện các hình dạng pad phù hợp, như các góc tròn hoặc cạnh xéo, để thúc đẩy dòng chảy keo hàn nhất quán và giảm thiểu nguy cơ cầu nối keo hàn hoặc tombstoning.
  • Sử dụng pad giảm nhiệt cho các linh kiện kết nối với các mặt phẳng đồng lớn để giảm thiểu sự mất cân bằng nhiệt trong quá trình tái hợp.
• Đặt linh kiện chính xác: Sự lệch vị trí khi đặt có thể dẫn đến sự gia nhiệt không đều trong quá trình tái hợp, khiến một đầu của linh kiện được hàn trước đầu kia.

Xem xét Mặt Nạ Hàn

Phủ mặt nạ hàn đúng cách là cần thiết để ngăn chặn cầu nối keo hàn và tombstoning. Các thực hành DFM khuyến nghị:

• Đảm bảo phủ mặt nạ hàn đủ xung quanh pad để ngăn chảy keo hàn vào những nơi không cần thiết trong quá trình tái hợp.
• Thực hiện mở rộng mặt nạ hàn để cung cấp khoảng cách bổ sung giữa các pad và ngăn chặn cầu nối keo hàn.
• Thực hiện đánh giá thiết kế để xác minh phủ mặt nạ hàn và điều chỉnh khi cần thiết để giảm thiểu nguy cơ tombstoning.

Chiến lược Giảm Nhiệt

Các chiến lược giảm nhiệt hiệu quả giúp quản lý phân phối nhiệt trong quá trình hàn tái hợp, giảm khả năng xảy ra tombstoning. Các hướng dẫn DFM đề xuất:

• Sử dụng kết nối giảm nhiệt cho các linh kiện kết nối với các mặt phẳng đồng lớn để giảm thiểu gradient nhiệt và ngăn chặn tombstoning.
• Tối ưu hóa số lượng và vị trí của các kết nối giảm nhiệt dựa trên yêu cầu nhiệt của linh kiện và bố trí của PCB.

Công Cụ Phân Tích DFM

• Sử dụng công cụ phân tích DFM có thể giúp xác định các vấn đề tiềm ẩn sớm trong quá trình thiết kế và ngăn chặn tombstoning. Các nhà thiết kế có thể:
  • Thực hiện mô phỏng nhiệt để đánh giá sự phân bố nhiệt trên PCB và xác định các khu vực dễ bị tombstoning.
  • Thực hiện kiểm tra quy tắc thiết kế (DRCs) và kiểm tra khả năng sản xuất để đảm bảo tuân thủ hướng dẫn DFM và xác định các rủi ro tombstoning tiềm ẩn.

Khi tiến trình mini hóa linh kiện tiến triển, quy trình lắp ráp SMT đang phải đối mặt với nhiều áp lực và nhiều công việc đang được thực hiện để giải quyết các điều chỉnh quy trình cần thiết để đối phó với các kích thước đặc điểm nhỏ hơn. Duy trì các hồ sơ nhiệt động nhất quán trong quá trình tái lưu, bao gồm các giai đoạn tăng nhiệt, ngâm, và làm mát, có thể giúp ngăn chặn hiện tượng tombstoning. Đây là một giả định hợp lý rằng trong quá trình này, chúng ta sẽ thấy sự tăng lên của các lỗi lắp ráp bảng mạch in phổ biến như tombstoning. Việc làm việc với các đội ngũ sản xuất để hiểu bất kỳ thay đổi nào trong hướng dẫn thiết kế cho khả năng sản xuất sẽ rất quan trọng.