Như đã được đề cập trong một số bài viết của tôi và trong thông tin thiết kế PCB có sẵn cho ngành, việc đảm bảo trở kháng đúng là rất quan trọng để đảm bảo rằng sản phẩm sẽ hoạt động đúng cách và như đã thiết kế.
Điều không dễ hiểu và có thể vẫn là một thách thức nếu không được giải quyết đúng cách trong giai đoạn phát triển sản phẩm, là nhu cầu đảm bảo tất cả đường cấp nguồn PCB có nguồn cung cấp điện có trở kháng thấp để tránh nhiễu gợn quá mức trên tín hiệu. Bài viết này sẽ giải quyết nhu cầu này, bao gồm các thành phần điện tử đường cấp nguồn, cách chúng hoạt động, cách nỗi sợ hãi có thể là yếu tố dẫn đến các quyết định thiết kế sai lầm, và đường cấp nguồn là gì.
Trở kháng là một tính chất quan trọng của đường truyền. Đó là sự cản trở mà một đường truyền đưa ra đối với dòng chảy năng lượng dọc theo nó. Nó bao gồm ba yếu tố nhiễu—điện trở, điện dung và cảm kháng. Như đã được chứng minh, điện trở nhiễu là yếu tố quyết định chính trong trở kháng đường truyền ở DC hoặc tần số thấp. Khi tần số cao hơn vài kilohertz, phản ứng của cảm kháng nhiễu có xu hướng chặn hoặc cản trở dòng chảy năng lượng. Đồng thời, điện dung nhiễu có xu hướng shunt năng lượng xuống “mặt đất” hoặc mặt phẳng. Chính hai yếu tố này làm việc cùng nhau theo cách mà trường điện từ nhìn thấy một trở kháng cụ thể ở mọi tần số.
Vậy đường ray nguồn là gì? Đường ray nguồn là toàn bộ hoặc một phần của lớp mặt phẳng được sử dụng cho một số điện áp, nó cung cấp năng lượng để mạch hoạt động. Trong hầu hết tất cả các bảng mạch in, một số tín hiệu, thường là một nửa trong số chúng, phải được định tuyến qua các lớp nguồn. Do đó, không thể tránh khỏi việc bất kỳ dao động hoặc nhiễu nào trên một mặt phẳng nguồn cụ thể sẽ được ghép nối với bất kỳ tín hiệu nào đang được định tuyến qua mặt phẳng đó.
Ripple bao gồm các biến thể điện áp xuất hiện trên đường ray Vcc hoặc Vdd của nguồn cung cấp điện. Những biến thể này có thể được tạo ra bởi chính đường ray nguồn cung cấp hoặc bởi các dòng tải biến đổi làm giảm điện áp cung cấp. Về mặt nhiễu, có thể tạo ra mười nguồn nhiễu khả dĩ do thiết kế. Chúng bao gồm:
Trong bối cảnh thảo luận này, khi hầu hết các thiết bị logic là CMOS, các nguồn nhiễu có khả năng nhất là phản xạ, nhiễu chéo, Vdd, và nảy đất cùng với ripple trên Vdd.
Để tránh tình trạng sóng dao động quá mức trên tín hiệu, các đường ray PCB cần được thiết kế để có trở kháng rất thấp. Kết quả là, khi xem xét sự chênh lệch I so với sóng dao động, như khi sử dụng công cụ EDA sẽ tính toán trở kháng sẽ ra sao, có thể nhận được câu trả lời rằng trở kháng sẽ tương đối cao. Mức sóng dao động vẫn sẽ ở mức thỏa đáng. Điều này xảy ra khi delta I là một con số thực sự nhỏ. Trở kháng trở nên rất cao, nhưng đó là bởi vì không có nhiều tải. Lưu ý: Cần lưu ý rằng một số đường ray điện năng thấp, nhưng đó không phải là điểm thảo luận trong bài viết này.
Thách thức khi thiết kế một đường ray nguồn PCB có trở kháng thấp là đường ray nguồn có khả năng chỉ là một phần của một mặt phẳng chứ không phải toàn bộ mặt phẳng. Do đó, việc phân chia mặt phẳng nguồn là cần thiết, nhưng khi làm như vậy, sẽ có những khoảng trống xuất hiện. Kết quả là, các tín hiệu đi qua các khoảng trống sẽ có vẻ như đường dẫn dòng trở lại của chúng bị gián đoạn bởi các khoảng trống. Vấn đề này được giải quyết bằng cách kỹ thuật phần mặt phẳng đó có trở kháng rất thấp giữa mặt phẳng và lớp đất bên dưới nó để dòng trở lại tìm đường đi qua khoảng trống thông qua phần có trở kháng rất thấp đó.
Phương pháp trên loại bỏ nhu cầu phải giải quyết việc định tuyến các đường dẫn qua các khoảng trống trên các mặt phẳng mà nhiều quy tắc thiết kế nói rằng không thể thực hiện được. Hình 1 cho thấy dữ liệu đo được của các tín hiệu đi qua một khoảng trống đã được kỹ thuật theo cách này. Dấu vết màu xanh là tín hiệu đi qua một khoảng trống trên mặt phẳng mà nó được định tuyến. Phản xạ nhỏ lên ở giữa dấu vết là nơi có khoảng trống. Như có thể thấy, tín hiệu qua khoảng trống không bị gián đoạn. (Dấu vết màu đỏ là tín hiệu trên một đường dẫn ngắn hơn không chạy qua khoảng trống).
Điều cơ bản nhất là quy tắc không bao giờ cắt mặt đất (ground planes) vì chúng là cấu trúc liên kết mọi thứ lại với nhau. Kinh nghiệm của chúng tôi cho thấy, khi các nhà phát triển sản phẩm cắt mặt đất của họ, họ hoặc là đang cố gắng giải quyết một vấn đề mà họ tưởng tượng ra, hoặc họ đang cố gắng giải quyết vấn đề cô lập một mạch này với mạch khác. Lý do cổ điển, nhưng sai lầm đằng sau việc này là để tách biệt mặt đất tương tự và mặt đất số. Điều này xảy ra khi các kỹ sư thiết kế không hiểu tại sao có hai chân khác nhau trên một linh kiện, một tương tự và một số, cung cấp con đường vào chip. Những kỹ sư này thường hoạt động dựa trên nền tảng sợ hãi rằng sẽ có sự can thiệp không mong muốn từ một bên của bảng mạch sang bên kia. Kết quả là, họ cắt bảng mạch để cô lập những gì, cuối cùng, là một vấn đề tưởng tượng.
Tình huống trước có thể xuất phát từ một nhà phát triển sản phẩm, người đã nhận thấy, trong quá trình mô phỏng, rằng có sự khác biệt hoặc sự can thiệp không mong muốn giữa một bên của PCB và bên kia và điều này đủ lớn đến mức sẽ gây ra vấn đề. Bất cứ khi nào chúng tôi được trình bày với loại kịch bản này, chúng tôi yêu cầu xem dữ liệu đo lường từ phần cứng thực tế đang hoạt động. Chỉ thông qua loại bằng chứng này, một vấn đề mới có thể được xác định một cách dễ dàng.
Để tránh dao động quá mức của tín hiệu, đường ray nguồn PCB phải có trở kháng thấp. Vì mạch ray nguồn có khả năng là một phần của một mặt phẳng chứ không phải toàn bộ mặt phẳng, nên cần phải phân chia mặt phẳng nguồn. Điều này sẽ tạo ra các khoảng trống, và có vẻ như những khoảng trống này làm gián đoạn đường trở về của dòng điện. Điều này được giải quyết bằng cách kỹ thuật phần đó của mặt phẳng có trở kháng thấp để dòng điện trở về tìm đường qua những khoảng trống này.
Bạn có thêm câu hỏi? Gọi cho chuyên gia tại Altium và khám phá cách chúng tôi có thể giúp bạn với thiết kế PCB tiếp theo của bạn.