Easy, Powerful, Modern

The world’s most trusted PCB design system.

Altium Designer – PCB设计软件

PCIe布局和布线指南 PCIe布局和布线指南 小时候,拆开计算机,看着布满各种卡槽、芯片和其他电子器件的复杂主板,我总是有一个疑问,谁能把PCB布局搞清楚?随着我对计算机结构以及外围设备PCB设计的了解越来越多,我开始领会到PCB设计人员在致力于构建出色电子设备方面所做出的贡献。 现代GPU、USB、音频和网卡均可在同一互连标准的背面运行:PCI Express。如果您不熟悉PCIe设备的高速PCB设计,除非从PCI-SIG(外围元件互连特别兴趣小组)购买标准文档,否则有关该主题的信息会有点零散。幸运的是,基本规范可以拆解为可执行的设计规则,您可以使用合适的PCB设计软件,轻松地为下一 PCIe设备进行布局和布线。 与任何高速设计一样,盲目遵循布线规范的标准并不能保证您的设计能够如期工作。任何原型设计都应经过全面测试,以确保设计中不会潜伏信号完整性问题。即使您已经根据阻抗、迹线长度等方面的正确布线规范设计所有内容,设计也仍有可能因布局选择不当而惨遭失败。每一代的PCIe规范还包括测试要求,这些要求发布在 PCI-SIG网站 上。我们不会在此进行测试,但请继续阅读简短摘要,了解标准中的内容以及如何设计出最符合新一代PCIe的PCIe卡。 布线规格 目前,负责监督PCIe规范的行业工作组PCI-SIG发布了五代PCIe。 PCIe Gen 5已于今年发布 ,预计PCIe Gen 6器件将在2022年推出。确切的布线规格取决于您将为特定元件使用哪一代PCIe。在设计方面,您需要将元件和主机控制器配对,以支持元件所需的数据速率。PCIe向前和向后兼容,因此最小数据带宽被限制在控制器和外围元件的最小值。 拓扑和数据速率 所有PCIe链路均由多个通槽(差分对组)组成,这些通道作为一组串行接口提供高吞吐量。请注意,虽然PCIe通槽是串行的,但这些通槽组合在一起似乎形成并行总线,但事实并非如此。双向通信是通过Rx和Tx通槽组进行的。PCIe通槽作为差分对进行点对点布线,因此应制定关于长度匹配和偏斜的标准规则。PCIe标准定义了最多16个可用通槽,这些通道还定义了标准化PCIe卡插槽的大小。不同的主机控制器将有不同数量的可用通槽,然后可以定义它们能够支持多少外围设备。PCIe器件使用具有不同线路代码的嵌入式时钟(Gen 1和Gen 2中为8b/10b,Gen 3及更高版本中为128b/130b),因此我们无需担心像DDR中那样布线额外的时钟通道。最后,每一代的数据吞吐量都是上一代的两倍,