38:17 2019-07-04 - Easy PCB Drawings with Draftsman - EN - Webinar - APAC - ADSCvid 观看视频 15:42 2019-07-18 - Speed Up Your Routing Phase with Altium Designer- KR - Webinar - APAC - ADSCvid 观看视频 29:47 2019-07-18 - Efficient Polygon Practices - EN - Webinar - APAC - ADSCvid 观看视频 50:43 2019-07-18 - Design and Library Migration to Altium Designer - EN - Webinar - EMEA - ADSCvid 观看视频 55:40 2019-07-16 - From 0 to Gerber in 45 min - EN - Webinar - EMEA - ADSCVid (1) 观看视频 41:20 2019-07-18 - Design und Bibliotheks Migration zu Altium Designer - DE - Webinar - EMEA - ADSCvid 观看视频 1:12:45 2019-07-16 - From 0 to Gerber in 45 min - IT - Webinar - EMEA - ADSCVid 观看视频 29:51 2019-07-11 - Efficient Polygon Practices - EN - Webinar - APAC - ADSCvid 观看视频 11:11 Цифровое производство СВЧ-электроники - Исток им. Шокина 观看视频 6:01 Part 3 - See What You're Missing - Altium Designer 19 观看视频 6:26 Part 2 - See What You're Missing - Altium Designer 19 观看视频 5:40 Part 1 - See What You're Missing - Altium Designer 19 观看视频 解耦电容计算：您应该为数字IC使用什么尺寸？ 这些去耦电容的尺寸选得合适吗？ 在PCB设计指南中，包括高速数字设计“大师”们经常提到的一点是，需要找到合适的去耦电容尺寸。这有时候是在没有完全理解这些电容在PDN中应该做什么，以及它们在确保电源完整性方面的作用的情况下被提及的。我还看到许多应用说明书默认使用几十年前的指南，即在数字集成电路的电源和地脚之间放置三个电容（通常是1 nF、10 nF和100 nF，或类似这样的配置）。在过去，这可能是足够的；快速数字组件中出现的电源完整性问题并不足以干扰核心电压，所以三个电容完成的工作还算不错。 今天的快速集成电路具有多个输出和低核心电压（低至1.0V），与昔日的较慢组件相比，它们有着更严格的噪声限制。更严格的噪声限制意味着需要更精确的去耦。既然如此，任何与当今相当强大的MCU和许多其他数字组件打交道的设计师都需要知道如何正确地选择去耦电容的大小。那么，最佳的做法是什么呢？一般来说，有两种方法可以做到这一点。让我们来看看这两种方法，了解如何计算去耦电容的值 阅读文章 37:36 2019-06-27 - Easy PCB Drawings with Draftsman - EN - Webinar - APAC - ADSCvid 观看视频 20 TradeInTradeUp - New Logo - extAugust23 (English) 观看视频 49:24 New Product Overview Altium Concord Pro 观看视频 23:01 2019-06-25 Output Job Files for Rapid, Repeatable PCB Manufacturing Data Generation - EN - Webinar - 观看视频 Pagination First page « First Previous page ‹‹ 页面31 当前页面32 页面33 页面34 页面35 页面36 Next page ›› Last page Last » 加载更多
