Was ist die Übertragungsverzögerung bei der Verarbeitung von Hochgeschwindigkeitsdaten?

Manchmal gerate ich in Textnachrichten-Unterhaltungen mit Freunden, die völlig aus dem Ruder laufen. Es ist zu einfach, in einer einzigen Nachricht fünf Fragen hin und her zu schicken, und der Versuch, auf alles zu antworten, führt dazu, dass unsere Nachrichtenkette völlig aus dem Takt gerät. Erst drei Nachrichten später habe ich tatsächlich auf alles geantwortet, was mein Freund gefragt hat, und zu diesem Zeitpunkt sind wir bereits zu einem völlig neuen Thema übergegangen.

Die Signalverzögerung zwischen Logikschaltungen auf einer PCB oder einem IC ist normalerweise nichts, worüber man nachdenken muss, bis man mit einem Hochgeschwindigkeitssystem arbeitet. Da die Datenraten und Kapazitäten in PCBs weiter zunehmen, ist es entscheidend, die Verzögerung zu berücksichtigen, um sicherzustellen, dass digitale Daten in Ihrem System synchron bleiben.

Überblick über die Ausbreitungsverzögerung

Wenn Sie mit der Ausbreitungsverzögerung (genauer gesagt der Übertragungsverzögerung) in PCBs nicht vertraut sind, werde ich es hier erklären. Ein digitales Signal benötigt eine bestimmte Zeit, um zwischen zwei Punkten auf einer PCB zu wandern. Wenn Sie versuchen, mehrere Signale in einem Netz oder in einem gesamten System synchron zu halten, dann müssen Sie sicherstellen, dass Signale gleichzeitig an verschiedenen Punkten auf Ihrer Platine ankommen.

Beachten Sie, dass die Ausbreitungsverzögerung in diesem Sinne auf die Übertragungsverzögerung für Signale bezieht, die zwischen zwei Punkten auf einer PCB reisen. Dies sollte nicht mit der Definition von Ausbreitungsverzögerung verwechselt werden, die Sie in Lehrbüchern über digitale Elektronik finden.

Wenn Signale nicht synchron sind, kann die Bitfehlerrate in Ihrem System steigen. Bei der parallelen Verarbeitung digitaler Daten müssen die Signale in Ihrem Netz synchronisiert sein, daher sollten Sie die Länge aller Leiterbahnen in Ihrem Netz an die Länge der längsten Leiterbahn anpassen. Die Kompensation von Skew ist auch beim Routing von Differentialpaaren kritisch.Meandern ist der beste Weg, um leichten Verzögerungen in Signalleitungen anzuwenden, während die Impedanz beibehalten wird.

Signale in verschiedenen Leiterbahngeometrien werden leicht unterschiedliche Ausbreitungsverzögerungen erfahren. Wenn Sie mit einer impedanzkontrollierten Platine arbeiten, wird die Formel für die Ausbreitungsverzögerung relativ einfach sein und von der relativen Dielektrizitätskonstante des Platinensubstrats abhängen. Bei der Arbeit mit Systemen von ~100 Mbps oder höher müssen Sie die Ausbreitungsverzögerung auf Ihrer Platine berücksichtigen, und es ist eine gute Idee, ein impedanzkontrolliertes Design zu verwenden.

Stellen Sie sicher, dass Ihre PCB-Designsoftware die Analysewerkzeuge hat, die Sie benötigen

Ausbreitungsverzögerung und Skew bei der parallelen Datenverarbeitung

Bei der parallelen Verarbeitung von Daten können zusätzliche Datenfehler auftreten, wenn die Verzögerung bei der Übertragung zwischen den Bits nicht richtig ausgeglichen wird. Bestimmte Parallelen innerhalb eines Netzes können eine größere Verzögerung erfordern, wenn das Ergebnis aus weniger signifikanten Bits die Verarbeitungsschritte bestimmt, die auf signifikantere Bits angewendet werden.

Diese allgemeine Überlegung mag seltsam klingen, aber betrachten Sie folgendes Beispiel. Nehmen wir an, Sie entwerfen einen Ripple-Carry-Addierer für die Verwendung auf einer PCB oder in einem IC. Dieses Gerät ist im Grunde eine Serie von 1-Bit-Addierern, die Eingabebits parallel verarbeiten. Die Bits, die die beiden digitalen Zahlen bilden, die addiert werden sollen, müssen parallel in jeden Addierer eingegeben werden, und jeder Addierer kann ein Übertragsbit erzeugen.

Der Addierer für das LSB gibt ein Übertragsbit an das nächstgrößere Bit weiter, und so weiter bis zum MSB. Die Ausgabe vom LSB zum nächsthöheren Bit wird eine gewisse Verzögerung erfahren. Sie müssen auch die gesamte Verzerrung aufgrund der Anstiegszeit der Logikgatter in jedem Addierer berücksichtigen. Das Übertragsbit und die Eingabebits in jedem Addierer müssen synchron bleiben, und die Verzögerung sowie die angesammelte Verzerrung im Übertragsbit erfordern, dass die Eingabebits in höheren Ziffern leicht verzögert werden müssen.

Die Gesamtverzögerung zwischen jedem Digit entspricht der Ausbreitungsverzögerung für das Signal, das zwischen den Addierern reist, plus der doppelten Anstiegszeit des gesamten Logikschaltkreises in den Addierern (unter der Annahme, dass beide Addierer aus derselben Logikfamilie stammen). Wenn Sie nur mit einigen Bits bei niedriger Geschwindigkeit arbeiten, wird dies die Signale zwischen den Bits nicht desynchronisieren. Aber wenn Sie beispielsweise mit 32-Bit-Zahlen bei 1 Gbps oder höher arbeiten, wird die Verzögerung des Übertragungsbits, das das MSB erreicht, 32-mal größer sein als die Übertragungsverzögerung zwischen benachbarten Addierern.

Dies ist eine sehr signifikante Verzögerung, die Daten über den Addierer hinweg desynchronisieren kann. Um die Verzögerung am Dateneingang zu den Addierern für höhere Ziffern zu kompensieren, müssen Sie tatsächlich etwas Verzögerung zu den Eingangsbits hinzufügen, die jeden Addierer erreichen. Aufeinanderfolgend höhere Bits werden mehr Verzögerung benötigen.

Der einfachste Weg, dies zu tun, besteht darin, die Leiterbahnen, die zu den Addierern für höhere Ziffern führen, zu schlängeln. Dies wird den Fortpflanzungsverzug und die angesammelte Verzögerung im Übertragsbit ausgleichen. Höhere Ziffern erfordern eine größere Verzögerung, aber das Paar von Bits, das dem Addierer zugeführt wird, muss dennoch synchronisiert sein. Der einfachste Weg, diese Verzögerung anzuwenden, besteht darin, Paare von Leiterbahnen, die zu jedem Addierer führen, zu schlängeln. Achten Sie darauf, bei der Anwendung des Schlängelns etwas zusätzlichen Platz zwischen den Paaren von Leiterbahnen für jeden Addierer zu lassen.

Stellen Sie sicher, dass Sie Ihren Simulationsergebnissen vertrauen können

Beachten Sie, dass diese Probleme mit der Verzögerung des Eintreffens aufeinanderfolgender Bits nicht nur bei Addierern auftreten. Sie gelten wirklich für jeden Logikschaltkreis für parallele Verarbeitung, bei dem das Ergebnis der Verarbeitung eines Bits als Eingabe für die Verarbeitung des nächsten Bits verwendet wird.

Komponenten (z.B. FPGAs), die für die parallele Verarbeitung verwendet werden können, können eine Verzögerungsleitungsstruktur haben, die eine Übertragsverzögerung zwischen aufeinanderfolgenden Bits ansammelt. Diese Werte können Dutzende von Pikosekunden pro Bit erreichen. Wenn Sie mit großen Zahlen bei hoher Geschwindigkeit arbeiten, können Bits in höheren Ziffern im Vergleich zum LSB desynchronisiert werden. Wenn Sie nach spezifischen Standards entwerfen, die eine niedrige Bitfehlerrate erfordern, ist die Kompensation der Verzögerung auf den Eingangssignalleitungen eine einfache Lösung, um Bitfehler zu verhindern.

Wie können Sie also die Datenintegrität in Ihrem nächsten hochgeschwindigkeitsdigitalen System sicherstellen? Sie benötigen Routing-Tools, die es Ihnen leicht machen, die Verzögerung zwischen Elementen auf Ihrer Leiterplatte auszugleichen. Die fortschrittlichen Routing- und Simulationstools in Altium Designer^® können Ihnen helfen, Signalintegritätsprobleme zu vermeiden und die Bitfehlerraten niedrig zu halten.

Jetzt können Sie eine kostenlose Testversion herunterladen und herausfinden, ob Altium das Richtige für Sie ist. Sprechen Sie noch heute mit einem Altium-Experten, um mehr zu erfahren.