8 problèmes DFM courants que les règles de conception de PCB détectent avant la fabrication

Adam J. Fleischer
|  Créé: Juin 23, 2026
At a Glance
Évitez les erreurs de DFM sur les PCB avant la fabrication. Découvrez 8 problèmes courants et les règles de conception qui permettent d’éviter les retouches et les retards.
Go Deeper with AI:
Problèmes DFM courants que les règles de conception de PCB détectent avant la fabrication

Un schéma récurrent dans les équipes de conception de PCB est que les règles critiques de conception pour la fabrication (DFM) et les contraintes de fabrication sont reçues et appliquées une fois que le routage du PCB est déjà bien avancé. Les enquêtes du secteur menées lors de PCB West 2025, de la SMTA International et d’Embedded World North America confirment ce schéma, parfois appelé « shift-right failure ». 

Introduire des contraintes trop tard dans le flux de travail force les conceptions à passer par de coûteux cycles de reprise du routage, et le planning en subit les conséquences. Tous les concepteurs de PCB connaissent le problème lorsqu’ils voient une revue de fabrication signaler des insuffisances de bague annulaire, des bavures près d’un boîtier Quad Flat No-Lead (QFN) à pas fin, ou une ouverture de masque mal dimensionnée pour le type de pastille choisi.

La solution consiste notamment à mettre en place des règles de conception alignées sur le fabricant avant le placement et à les garder actives pendant tout le routage. Pour donner à votre équipe les meilleures chances de réussite, examinons huit problèmes DFM courants et la manière de créer des règles capables de les détecter. 

Points clés

  • La plupart des problèmes relevés lors des revues de fabrication proviennent de règles de conception définies trop tard, non alignées sur le fabricant choisi, ou qui n’ont pas été maintenues tout au long du routage. 
  • Traduisez les capacités publiées du fabricant en règles de dégagement, de bague annulaire, de masque et de perçage avant le placement, puis revérifiez-les lorsque le fabricant ou l’empilage change. 
  • Maintenez le DRC en ligne actif tout au long du routage et exécutez un DRC par lots à chaque jalon de routage afin de détecter les problèmes DFM avant que les Gerbers ne quittent le poste de travail. 

Huit problèmes DFM courants et les règles qui les détectent

Avant de commencer le routage, considérez cette liste comme une vérification préalable. Chaque point ci-dessous associe un échec courant en revue de fabrication à la règle qui l’empêche, afin que vous puissiez encoder la contrainte une seule fois et laisser le DRC l’appliquer. 

Géométrie du cuivre

1. Rupture de bague annulaire, en particulier sur les couches internes

La bague annulaire est le cuivre qui entoure un trou métallisé après perçage. La dérive de perçage, la tolérance d’alignement et les variations de métallisation la réduisent toutes, et des bagues sous-dimensionnées finissent par se rompre, le plus souvent sur les couches internes, où le défaut reste invisible jusqu’au test électrique. La règle à définir est Minimum Annular Ring, appliquée aux couches externes et internes selon les tolérances du fabricant. 

2. Dimensions des motifs cuivre

Les motifs cuivre et les espacements doivent respecter une taille minimale pour être fabricables. La règle Routing -> Width (avec un minimum défini pour tous les nets) et les valeurs de Clearance permettent de contrôler les dimensions et espacements acceptables des motifs cuivre.

3. Pièges à acide

Les motifs cuivre avec des angles aigus peuvent piéger l’agent de gravure pendant la fabrication et entraîner une surgravure du cuivre environnant. Les agents de gravure à faible viscosité ont largement atténué ce problème, mais il ne faut pas pour autant ignorer la règle Acute Angle. Elle route les pistes vers les pastilles à 45° ou 90°, en évitant les transitions inférieures à 90° dans le cuivre lui-même.

4. Dégagement perçage-cuivre

Un trou percé trop proche du cuivre sur une couche adjacente peut créer un court-circuit entre les deux une fois la métallisation appliquée. Le risque est le plus élevé sur les cartes multicouches, où le cuivre des couches internes est invisible lors de la revue du routage. Configurez la règle Clearance pour utiliser la ligne Hole de la matrice Minimum Clearance Matrix afin de bloquer le problème avant qu’il n’arrive en fabrication.

Masque et pâte

5. Problèmes de bavures de masque de soudure et d’ouvertures sur les composants à pas fin

Les composants à pas fin nécessitent des barrages de masque de soudure entre les broches. Lorsque ces barrages sont trop fins, ils peuvent se détacher en bavures lors de la manipulation ou de l’assemblage. Lorsqu’ils sont absents ou sous-dimensionnés, la soudure s’écoule librement entre des broches adjacentes et crée des ponts lors du refusion. Définissez Minimum Solder Mask Sliver et Solder Mask Expansion pour couvrir ces deux modes de défaillance.

Pastille, via et empreinte

6. Connexions inégales des pastilles SMD (risque de tombstoning)

Les petits composants passifs à deux pastilles peuvent se soulever d’une pastille pendant la refusion lorsque les pastilles chauffent à des vitesses différentes, en particulier lorsqu’une pastille est reliée directement à un plan de cuivre et l’autre via une piste étroite. Définissez Polygon Connect Style sur thermal relief pour les petits SMD (et non direct connect), avec en complément une symétrie des pastilles au niveau de l’empreinte.

7. Via-in-pad sans remplissage ni capuchonnage

Un via traversant dans une pastille SMD permet à la soudure de descendre dans le fût pendant la refusion, laissant un joint appauvri. Le via-in-pad a sa place dans certains cas légitimes, comme l’échappement de routage de BGA à pas fin, mais la conception doit explicitement spécifier filled-and-capped. Appliquez la règle Vias Under SMD ainsi que les paramètres de dégagement via-pastille dans la règle Clearance, avec des notes de fabrication précisant l’exigence de remplissage et capuchonnage.

Placement et sérigraphie

8. Violations de dégagement entre composants et sérigraphie sur pastille

Des composants placés trop près les uns des autres entrent en conflit avec l’équipement de placement ou bloquent l’accès pour la retouche. Une sérigraphie qui chevauche les pastilles ou le cuivre exposé peut gêner le mouillage de la soudure et compliquer l’inspection. Component Clearance et Silk To Solder Mask Clearance permettent de détecter ces deux problèmes avant la sortie des fichiers. 

Huit problèmes DFM et les règles qui les détectent

Problème DFM

Règle de conception qui le détecte

Géométrie du cuivre

Rupture de bague annulaire, en particulier sur les couches internes

Minimum annular ring (appliqué aux couches externes et internes selon les tolérances du fabricant)

Bavures de cuivre

Width (minimum défini pour les nets concernés) ; revue du polygon pour

Pièges à acide

Acute angle

Dégagement perçage-cuivre

Clearance (ligne hole, matrice minimum clearance) 

Masque et pâte

Problèmes de bavures de masque de soudure et d’ouverture sur les composants à pas fin

Minimum solder mask sliver ; solder mask expansion

Pastille, via et empreinte

Connexions inégales des pastilles SMD (risque de tombstoning)

Polygon connect style (thermal relief sur petits SMD) ; symétrie des pastilles de l’empreinte

Via-in-pad sans remplissage ni capuchonnage

Vias under SMD

Placement et sérigraphie

Violations de dégagement entre composants et sérigraphie sur pastille

Component clearance ; silk to solder mask clearance

Quand définir les règles et quand vérifier

Les ensembles de règles DFM ne sont utiles que s’ils sont en place avant le placement et restent actifs pendant tout le routage, car la dérive des règles est ce qui transforme de petites violations en retouches tardives. Les règles et leur application couvrent trois phases du flux de travail de routage.

Avant le placement

Définissez des ensembles de règles en collaboration avec le fabricant qui réalisera effectivement la carte. Trouvez ses capacités actuelles (la plupart des fabricants les publient sur leur site web, d’autres les envoient en PDF sur demande), et utilisez-les pour guider la création de vos règles de dégagement, de bague annulaire, de perçage et de masque. Des règles non concordantes entre l’outil de routage et les capacités réelles du fabricant constituent l’une des causes les plus fréquentes de retouches DFM.

Pendant le routage

Le DRC en ligne reste activé pendant tout le routage. Les violations couvertes sont signalées dès leur introduction, ce qui maintient les corrections à une échelle réduite et évite des reprises plus larges. 

Aux jalons et avant la sortie

Exécutez un DRC par lots après chaque jalon majeur du routage, notamment après avoir terminé un circuit, finalisé une couche ou figé une zone. Corrigez les violations avant de continuer, et ne les gardez pas pour la fin. Revoir les violations exemptées à chaque exécution évite que la liste des dérogations ne se transforme discrètement en un ensemble de règles à part entière.

La dérive des règles est la manière dont les problèmes DFM tardifs peuvent réapparaître discrètement. Les capacités des fabricants évoluent, et les ensembles de règles importés depuis d’anciens projets peuvent ne plus être à jour par rapport aux tolérances du partenaire de fabrication actuel. Vérifier les paramètres des règles à chaque DRC par lots est ce qui empêche le « shift-right failure » de revenir en douce. Pour quelques conseils pratiques et une checklist, voir 7 façons de détecter tôt les règles et contraintes.

Comment Altium Develop prend en charge l’application des règles DFM

Altium Develop apporte des capacités de conception de niveau Altium dans un flux de travail adapté au mode de fonctionnement des petites équipes. Les ensembles de règles, l’état actuel de la conception et les résultats DRC restent connectés tout au long du routage, avec des contraintes centralisées dans le Constraint Manager plutôt que dispersées dans des feuilles de calcul qui finissent par se désynchroniser. Le DRC en ligne signale les violations des règles actives pendant le routage, tandis que le DRC par lots vérifie la conception aux jalons. Les retours de revue restent liés à l’état actuel de la conception, afin que les ingénieurs fabrication et les partenaires de fabrication puissent les voir et les commenter avant que les problèmes ne deviennent coûteux. 

De l’ensemble de règles à une fabrication réussie du premier coup

Les problèmes DFM détectés pendant le routage sont généralement des corrections locales et rapides. Les mêmes problèmes découverts lors de la revue de fabrication ou de l’assemblage peuvent entraîner une remise à zéro du planning. Avec des règles alignées sur le fabricant actives pendant tout le routage, la revue devient une confirmation plutôt qu’une correction. C’est l’approche shift-left préconisée par Altium appliquée au DFM : imposer les contraintes plus tôt dans le flux de travail, tant que la conception reste flexible.

Commencer avec Altium Develop →

Questions fréquentes sur les problèmes DFM courants

Quels sont quelques outils spécifiques utilisés pour les vérifications DFM dans la conception de PCB ?

Des outils tels que Altium Designer, Cadence Allegro et Mentor Graphics Xpedition sont des choix courants pour les vérifications DFM, offrant des fonctionnalités robustes pour faire respecter les règles et contraintes de conception.

Pourquoi est-il important d’appliquer les règles DFM avant le routage du PCB ?

Appliquer les règles DFM avant le routage du PCB permet d’éviter des erreurs coûteuses et des retouches en garantissant dès le départ que la conception est alignée sur les capacités de fabrication.

Comment puis-je aligner mes règles de conception sur les capacités d’un fabricant ?

Collaborez avec votre fabricant pour comprendre ses capacités publiées et ajustez vos règles de conception en conséquence à l’aide d’outils comme le Constraint Manager d’Altium afin de maintenir la cohérence tout au long du processus de conception.

Lectures associées

A propos de l'auteur

A propos de l'auteur

Adam Fleischer is a principal at etimes.com, a technology marketing consultancy that works with technology leaders – like Microsoft, SAP, IBM, and Arrow Electronics – as well as with small high-growth companies. Adam has been a tech geek since programming a lunar landing game on a DEC mainframe as a kid. Adam founded and for a decade acted as CEO of E.ON Interactive, a boutique award-winning creative interactive design agency in Silicon Valley. He holds an MBA from Stanford’s Graduate School of Business and a B.A. from Columbia University. Adam also has a background in performance magic and is currently on the executive team organizing an international conference on how performance magic inspires creativity in technology and science. 

Related Technical Documentation

Ressources associées

Retournez à la Page d'Accueil
Thank you, you are now subscribed to updates.