Un schéma récurrent dans les équipes de conception de PCB est que les règles critiques de conception pour la fabrication (DFM) et les contraintes de fabrication sont reçues et appliquées alors que le placement-routage du PCB est déjà bien avancé. Les enquêtes du secteur menées lors de PCB West 2025, de SMTA International et d’Embedded World North America confirment ce phénomène, parfois appelé « shift-right failure ».
Introduire des contraintes trop tard dans le flux de travail force les conceptions à entrer dans des cycles coûteux de reprise du routage, et le planning en subit les conséquences. Chaque concepteur PCB connaît ce problème lorsqu’il voit une revue de fabrication signaler des insuffisances de bague annulaire, des bavures près d’un boîtier Quad Flat No-Lead (QFN) à pas fin, ou une ouverture de masque mal dimensionnée pour le type de pastille choisi.
La solution consiste notamment à mettre en place des règles de conception alignées sur le fabricant avant le placement et à les garder actives tout au long du routage. Pour mettre votre équipe sur la voie du succès, examinons huit problèmes DFM courants et la manière de créer des règles capables de les détecter.
Avant de commencer le routage, considérez ceci comme une check-list de prévol. Chaque point ci-dessous associe un échec courant en revue de fabrication à la règle qui l’empêche, afin que vous puissiez encoder la contrainte une seule fois et laisser le DRC l’appliquer.
La bague annulaire est le cuivre qui entoure un trou métallisé après perçage. La dérive du perçage, la tolérance d’alignement et les variations de métallisation la réduisent toutes, et des bagues sous-dimensionnées se rompent, le plus souvent sur les couches internes, où le défaut reste invisible jusqu’au test électrique. La règle à définir est Minimum Annular Ring, appliquée aux couches externes et internes selon les tolérances du fabricant.
Les éléments en cuivre et leurs espacements doivent respecter une taille minimale pour être fabriquables. La règle Routing -> Width (avec un minimum défini pour tous les nets) et les valeurs de Clearance permettent de contrôler les dimensions et espacements acceptables des éléments cuivre.
Les formes de cuivre présentant des angles aigus peuvent retenir l’agent de gravure pendant la fabrication et provoquer une surgravure du cuivre environnant. Les agents de gravure à faible viscosité ont largement atténué ce problème, mais il ne faut pas pour autant ignorer la règle Acute Angle. Elle fait entrer les pistes dans les pastilles à 45° ou 90°, en évitant les transitions inférieures à 90° dans le cuivre lui-même.
Un trou percé qui tombe trop près du cuivre sur une couche adjacente peut créer un court-circuit entre les deux une fois la métallisation appliquée. Le risque est maximal sur les cartes multicouches, où le cuivre des couches internes est invisible lors de la revue du routage. Configurez la règle Clearance pour utiliser la ligne Hole de la Minimum Clearance Matrix afin de bloquer le problème avant qu’il n’arrive en fabrication.
Les composants à pas fin nécessitent des barrages de masque de soudure entre les broches. Lorsque ces barrages sont trop fins, ils peuvent se détacher en fines lamelles lors de la manipulation ou de l’assemblage. Lorsqu’ils sont absents ou sous-dimensionnés, la soudure s’écoule librement entre broches adjacentes et crée des ponts lors du refusion. Définissez Minimum Solder Mask Sliver et Solder Mask Expansion pour couvrir ces deux modes de défaillance.
Les petits passifs à deux pastilles peuvent se soulever d’un côté lors du refusion lorsque les pastilles chauffent à des vitesses différentes, en particulier lorsqu’une pastille est connectée directement à un plan de cuivre et l’autre via une piste étroite. Définissez Polygon Connect Style sur thermal relief pour les petits SMD (et non direct connect), en vous appuyant également sur la symétrie des pastilles au niveau de l’empreinte.
Un via traversant dans une pastille SMD laisse la soudure s’écouler dans le fût pendant le refusion, ce qui appauvrit le joint. Le via-in-pad a des usages légitimes, par exemple pour l’échappement de BGA à pas fin, mais la conception doit explicitement exiger un remplissage et un capuchonnage. Appliquez la règle Vias Under SMD ainsi que les paramètres d’espacement via-pastille dans la règle Clearance, avec des notes de fabrication précisant l’exigence de remplissage et de capuchonnage.
Des composants placés trop près les uns des autres entrent en collision avec les équipements de placement ou bloquent l’accès pour la retouche. Une sérigraphie qui chevauche des pastilles ou du cuivre exposé peut nuire au mouillage de la soudure et gêner l’inspection. Component Clearance et Silk To Solder Mask Clearance permettent de détecter les deux avant la sortie des fichiers.
Problème DFM | Règle de conception qui le détecte |
|---|---|
Géométrie du cuivre | |
Rupture de bague annulaire, en particulier sur les couches internes | Minimum annular ring (appliquée aux couches externes et internes selon les tolérances du fabricant) |
Bavures de cuivre | Width (minimum défini pour les nets concernés) ; revue des coulées de polygones |
Pièges à acide | Acute angle |
Espacement perçage-cuivre | Clearance (ligne hole, matrice d’espacement minimal) |
Masque et pâte à braser | |
Problèmes de bavures de masque de soudure et d’ouverture sur les composants à pas fin | Minimum solder mask sliver ; solder mask expansion |
Pastille, via et empreinte | |
Connexions inégales des pastilles SMD (risque de tombstoning) | Polygon connect style (thermal relief sur les petits SMD) ; symétrie des pastilles de l’empreinte |
Via dans pastille sans remplissage ni capuchonnage | Vias under SMD |
Placement et sérigraphie | |
Violations d’espacement entre composants et sérigraphie sur pastille | Component clearance ; silk to solder mask clearance |
Les ensembles de règles DFM ne sont utiles que s’ils sont mis en place avant le placement et maintenus actifs tout au long du placement-routage, car la dérive des règles est ce qui transforme de petites violations en retouches de fin de cycle. Les règles et leur application couvrent trois phases du flux de travail de placement-routage.
Définissez les ensembles de règles en collaboration avec le fabricant qui construira réellement la carte. Trouvez ses capacités actuelles (la plupart des fabricants les publient sur leur site web, d’autres les envoient en PDF sur demande), et utilisez-les pour guider la création de vos règles d’espacement, de bague annulaire, de perçage et de masque. Des règles non concordantes entre l’outil de placement-routage et les capacités réelles du fabricant sont l’une des causes les plus fréquentes de retouches DFM.
Le DRC en ligne reste activé tout au long du routage. Les violations couvertes sont signalées dès leur introduction, ce qui permet de limiter les corrections et d’éviter des retouches plus larges.
Exécutez un DRC par lots après chaque jalon majeur du routage, notamment après la finalisation d’un circuit, d’une couche ou le verrouillage d’une zone. Corrigez les violations avant d’avancer et ne les gardez pas pour la fin. Passer en revue les violations levées à chaque exécution évite que la liste des dérogations ne se transforme discrètement en un ensemble de règles parallèle.
La dérive des règles est la façon dont des problèmes DFM tardifs peuvent revenir en douce. Les capacités des fabricants changent, et les ensembles de règles importés depuis d’anciens projets peuvent être obsolètes par rapport aux tolérances du partenaire de fabrication actuel. Vérifier les paramètres des règles à chaque DRC par lots est ce qui empêche le « shift-right failure » de réapparaître discrètement. Pour quelques conseils pratiques et une check-list, consultez 7 façons de détecter tôt les règles et contraintes.
Altium Develop apporte des capacités de conception de niveau Altium dans un flux de travail adapté à la manière dont les petites équipes fonctionnent. Les ensembles de règles, l’état actuel de la conception et les résultats du DRC restent connectés tout au long du placement-routage, avec des contraintes centralisées dans le Constraint Manager plutôt que dispersées dans des feuilles de calcul qui se désynchronisent avec le temps. Le DRC en ligne signale les violations des règles actives pendant le placement-routage, tandis que le DRC par lots vérifie la conception aux jalons. Les retours de revue restent liés à l’état actuel de la conception, de sorte que les ingénieurs de fabrication et les partenaires de fabrication peuvent les voir et les commenter avant que les problèmes ne deviennent coûteux.
Les problèmes DFM détectés pendant le placement-routage se corrigent généralement rapidement et localement. Les mêmes problèmes découverts lors de la revue de fabrication ou de l’assemblage peuvent entraîner une remise à zéro du planning. Avec des règles alignées sur le fabricant et actives tout au long du placement-routage, la revue devient une confirmation plutôt qu’une correction. C’est l’approche shift-left défendue par Altium appliquée au DFM : faire respecter les contraintes plus tôt dans le flux de travail, tant que la conception reste flexible.
Commencer avec Altium Develop →
Des outils tels que Altium Designer, Cadence Allegro et Mentor Graphics Xpedition sont des choix populaires pour les contrôles DFM, offrant des fonctions robustes pour l’application des règles et contraintes de conception.
Appliquer les règles DFM avant le placement-routage du PCB permet de prévenir des erreurs et retouches coûteuses en garantissant que la conception est alignée dès le départ sur les capacités de fabrication.
Collaborez avec votre fabricant pour comprendre ses capacités publiées et ajustez vos règles de conception en conséquence à l’aide d’outils comme le Constraint Manager d’Altium afin de maintenir la cohérence tout au long du processus de conception.