Alimentation du NPU : intégrée à la puce, PMIC externe ou hybride ?

Votre nœud de capteur toujours actif intègre désormais un accélérateur neuronal, et le premier prototype subit un brownout en plein milieu de l’inférence. La batterie avait encore de la charge, mais l’alimentation n’a pas pu tenir pendant la rafale d’inférence. Comme indiqué dans Your MCU Got Smarter – Your Supply Chain Got Harder, certains des tout derniers MCU équipés d’un NPU ne coûtent désormais qu’un ou deux dollars, apportant des rafales d’inférence très intenses à l’échelle de la milliseconde dans des conceptions qui avaient peut-être été dimensionnées pour des charges de contrôle relativement stables. 

Un accélérateur neuronal avec un budget d’énergie serré pose d’abord un problème d’alimentation avant d’être un problème de calcul. Vous avez trois choix de base : utiliser les régulateurs intégrés au MCU, déplacer les rails cœur vers un circuit intégré externe de gestion d’alimentation (PMIC), ou combiner alimentations internes et externes dans une architecture hybride. Chacun implique des compromis différents en matière de nombre de composants, de surface de carte, de rendement, de contrôle des rails et de marge de performance.

Points clés

• L’inférence concentre le travail en rafales de quelques millisecondes sur des rails cœur basse tension, souvent en dessous d’un volt. L’énergie par inférence détermine ce que l’IA ajoute au budget énergétique, tandis que la réponse transitoire et l’impédance de la source déterminent si le rail tient. 
• Les résultats mesurés comparant NPU et CPU montrent des gains énergétiques de 8,9x à 143x sur les charges de travail qui se prêtent efficacement à l’accélérateur. Les petits modèles peuvent perdre cet avantage lorsque l’utilisation du NPU est trop faible. 
• La régulation intégrée est le point de départ pour les conceptions de moins d’un watt optimisées pour la surface de carte et le coût de nomenclature, à condition que le régulateur interne puisse prendre en charge le courant requis, la stabilité du rail et les objectifs d’horloge. 
• Un PMIC externe convient aux conceptions multi-domaines ou sensibles aux performances qui ont besoin de rendement de conversion, de capacité en courant, de contrôle des rails ou de séquencement. Dans les systèmes rechargeables, il peut également intégrer la charge de batterie et l’estimation de l’état de charge.
• Une alimentation hybride convient lorsqu’un ou deux rails ont besoin du rendement ou de la marge de performance d’une régulation externe, tandis que les autres rails ne justifient pas la surface de carte et le coût d’une architecture à PMIC entièrement externe.
• Les sources à forte impédance, comme les piles bouton, peuvent transformer les rafales d’inférence en brownouts. Dimensionnez le stockage d’énergie local à partir de la demande de charge de la rafale, de la résistance de la batterie et de l’affaissement de tension admissible.

Les rafales d’inférence mettent le rail d’alimentation à l’épreuve

Un appareil toujours actif maintient généralement éveillé un chemin de détection basse consommation pendant que le domaine de calcul principal attend un déclencheur. Lorsque le déclencheur se produit, l’inférence s’exécute en rafale. La décomposition au niveau des événements d’un cycle d’inférence de détection de mot-clé du fabricant de puces Alif sépare la charge de travail en un pic de réveil, une rafale de traitement des coefficients cepstraux en fréquence Mel (MFCC), une rafale NPU et le courant de queue qui suit. Alif a mesuré la charge de travail à 6,8 ms et 0,17 mJ par inférence sur le NPU, contre 137 ms et 2,62 mJ sur le CPU seul.

Une prépublication indépendante de 2025 mesurant le silicium d’Alif avec une instrumentation externe a constaté des améliorations d’énergie par inférence allant de 8,9x à 143x sur quatre modèles bénéficiant de l’offload vers le NPU. 

Dans un exemple de détection de mot-clé, la puissance moyenne pendant l’exécution sur le NPU était légèrement plus élevée, mais le temps d’exécution bien plus court compensait largement. 

Sur un minuscule modèle MNIST de classification de chiffres manuscrits, le NPU ne fonctionnait qu’à 5,1 % d’utilisation et a consommé plus d’énergie que le chemin CPU, car la surcharge d’orchestration dépassait les gains de calcul. Pour les petits modèles, le CPU peut être plus efficace ; là où le NPU dispose d’un contrôle d’alimentation indépendant, le firmware peut le laisser éteint tant que la charge de travail ne justifie pas l’accélération.

Résultats mesurés d’énergie du NPU selon les charges de travail

Le rendement du NPU dépend fortement de l’adéquation de la charge de travail et du taux d’utilisation de l’accélérateur.

Pour voir ce que cela signifie au niveau du rail d’alimentation, regardez le STM32N6 de ST. Il fait fonctionner le cœur à 0,81 V en mode nominal, et les mesures de ST situent le domaine VDDCORE seul entre 124 et 191 mW pendant l’inférence. L’entreprise fournit un package dédié de mesure de puissance pour ce rail.

Les données publiques sur la puissance des MCU-NPU incluent rarement des vitesses de variation du courant ou des traces d’affaissement de rail au niveau oscilloscope. Les échelons de charge rapides sont un problème bien connu, mais le transitoire que votre régulateur et votre découplage doivent gérer dépend de la charge de travail, de la carte, du convertisseur et de la source. Mesurez VDDCORE sur le matériel réel pendant l’inférence.

Une fois que vous savez à quoi ressemble la charge, la question devient : où la conversion a-t-elle lieu ? Sur la puce, dans un PMIC externe, ou répartie entre les deux.

1. Utiliser les régulateurs intégrés au MCU

Depuis des années, les fournisseurs de MCU intègrent une part croissante du chemin d’alimentation dans la puce, et la génération NPU poursuit cette tendance. Les familles STM32U5 et STM32N6 de ST proposent une régulation à découpage interne pour leurs alimentations cœur, ne nécessitant qu’un petit ensemble de composants externes inductifs et de découplage. Le PSOC Edge d’Infineon divise la puce en un domaine hautes performances et un domaine basse consommation. 

À l’horizon 2027, Ambiq indique que son futur Atomiq110 utilisera une implémentation en 12 nm de sa plateforme Subthreshold Power Optimized Technology (SPOT) et proposera un mode ultra-basse consommation fonctionnant près de 300 mV. 

L’i.MX RT700 de NXP rend le compromis particulièrement visible, car son kit d’évaluation (EVK) permet aux concepteurs d’évaluer le même processeur selon quatre architectures d’alimentation : un PMIC entièrement externe, une conception entièrement intégrée à la puce, un hybride des deux, et une implémentation discrète sans PMIC. Avec des rails externes à 1,1 V ou plus, le cœur principal atteint 325 MHz et le cœur de détection 250 MHz. L’utilisation des régulateurs internes à faible chute de tension (LDO) abaisse ces plafonds à 250 et 205 MHz. La configuration à PMIC externe est livrée par défaut sur l’EVK. Le nombre de rails n’est donc qu’une partie de la décision entre faire ou acheter, car une alimentation externe apporte aussi une marge d’horloge mesurable et peut améliorer le rendement de conversion.

La régulation intégrée est limitée par la marge en courant et thermique, par le rendement de conversion sur le procédé même du système sur puce (SoC), et par le nombre de rails qu’elle peut contrôler. Malgré cela, le chemin interne minimise les composants externes et la surface de carte, et pour de nombreuses conceptions de moins d’un watt, il constitue le meilleur choix, à condition que le régulateur intégré puisse prendre en charge le courant requis, la stabilité du rail et les objectifs d’horloge.

2. Ajouter un PMIC externe

Pour les conceptions de terminaux, un PMIC externe peut améliorer le rendement de conversion et ajouter du contrôle des rails, de la capacité en courant, du séquencement et des fonctions que le MCU ne fournit pas en interne. Dans les systèmes rechargeables, il peut aussi intégrer la charge de batterie et l’estimation de l’état de charge. 

Le nPM1300 de Nordic montre combien de fonctionnalités de gestion d’alimentation peuvent tenir dans un petit boîtier. Il combine deux régulateurs buck de 200 mA, deux LDO/commutateurs de charge configurables, la charge de batterie et la prise en charge du fuel gauge dans un boîtier d’environ 3 x 2,4 mm. Il se configure via I2C et peut fonctionner avec seulement cinq composants passifs externes.

Une puce d’alimentation dédiée peut réguler plus efficacement qu’un circuit réalisé sur le procédé logique du MCU. Ces gains doivent justifier la surface de carte, les composants et le coût supplémentaires.

3. Utiliser une alimentation hybride

Une architecture hybride conserve une partie de la conversion sur le MCU tout en déportant hors puce les rails qui tirent le plus parti d’une régulation externe. L’EVK i.MX RT700 de NXP en fournit un exemple utile : son convertisseur DC-DC intégré génère VDDN tandis que des régulateurs externes alimentent VDD1 et VDD2. Une configuration hybride convient lorsqu’un ou deux rails ont besoin du rendement ou de la marge de performance d’une régulation externe, tandis que les autres rails ne justifient pas la surface de carte et le coût d’une architecture à PMIC entièrement externe. 

Le coût d’un rail externe

La comparaison de nomenclature la plus propre utilise le même processeur dans différentes configurations d’alimentation, et l’i.MX RT700 de NXP le permet. Le chemin externe ajoute le PCA9422 et ses passifs à la nomenclature en échange d’une plus grande marge d’horloge et potentiellement d’un meilleur rendement de conversion. Le chemin intégré supprime ces lignes, mais abandonne une partie de la marge de performance. Les prix catalogue et les prix au comptant ont parfois fortement divergé cette année, utilisez donc Octopart pour chiffrer les deux piles d’alimentation aux quantités que vous prévoyez d’acheter.

Pour l’aspect seconde source et qualification dans la sélection des MCU, voir 5 Suppliers Hold 80% of the MCU Market. Where's Your Second Source?

Quand la batterie devient le goulot d’étranglement

La résistance interne d’une pile bouton peut passer de quelques ohms à plusieurs dizaines d’ohms à mesure qu’elle se décharge, de sorte qu’une rafale d’inférence tirée directement de la pile peut faire chuter l’entrée du convertisseur en dessous de sa tension de fonctionnement requise. Un condensateur réservoir ou un petit supercondensateur peut fournir localement la rafale. Dimensionnez-le à partir de la demande de charge de la rafale, de la résistance interne de la batterie et de l’affaissement de tension admissible plutôt qu’à partir du seul courant de crête. 

Le document de longue date de TI le livre blanc SWRA349 détaille le calcul. Validez le condensateur réservoir dans le pire cas de charge de la batterie et de température de fonctionnement, lorsque l’impédance de la source est la plus élevée. Dans une conception limite, ce seul composant peut déterminer si le produit sera mis sur le marché.

Choisissez d’abord selon la classe de puissance, puis vérifiez sur banc d’essai

Lorsqu’il est temps de choisir une architecture d’alimentation, commencez par la classe de puissance. Une conception subwatt optimisée pour une surface de carte minimale et un coût de nomenclature réduit commence généralement par le régulateur intégré à la puce. Un SoC multidomaine ou sensible aux performances est plus susceptible de justifier un PMIC externe ou une alimentation hybride grâce à une meilleure efficacité, au séquencement, au contrôle des rails ou à une marge accrue sur l’horloge. Les sources à forte impédance, comme les piles bouton, nécessitent une mise en tampon des pointes de courant, quelle que soit l’architecture du régulateur. 

Quelle que soit l’architecture choisie, deux mesures doivent guider la décision. L’énergie par inférence indique si l’accélération améliore le budget énergétique. Le pire transitoire sur les rails indique si votre régulateur, votre source et votre découplage peuvent prendre en charge la charge de travail. Mesurez les deux sur votre propre matériel avant de vous engager.