기가비트 이더넷 스위치 프로젝트
기가비트 이더넷은 이제 사무실 및 상업 네트워킹을 위한 기본 표준이 되었습니다. 간단한 이더넷 스위치를 구축하는 데 사용할 수 있는 많은 구성 요소가 있지만, 이 글에서는 고포트 수 이더넷 스위치의 예제 디자인을 보여드리겠습니다. 이 글에서 보여주는 디자인에는 SFP 커넥터를 사용한 광섬유 케이블 확장도 포함되어 있습니다. 이 프로젝트는 고속 설계의 여러 공통 측면을 성공적으로 구현해야 합니다. 여기에는 다음이 포함됩니다:
- BGA 팬아웃
- 차동 쌍 설계
- AC 커플링 커패시터 배치
- 대형 BGA에서 전력 평면을 사용한 설계
- 단일 종단 및 차동 고속 인터페이스
평소와 같이, 프로젝트 파일은 제 웹사이트에서 다운로드할 수 있습니다. Altium 365 뷰어 임베드 아래에서 다운로드 링크도 확인할 수 있습니다. 프로젝트 소스 파일이 포함된 ZIP 아카이브를 다운로드하려면 이 링크를 클릭하거나 임베드에서 다운로드 링크를 사용할 수 있습니다.
기가비트 이더넷 스위치의 주요 구성 요소
이 이더넷 스위치 프로젝트는 Microchip의 VSC742x 시리즈 이더넷 스위치 프로세서를 기반으로 합니다. 이 프로세서들은 SGMII 인터페이스를 통해 스위치 프로세서에 연결되는 관련 확장 PHY와 짝을 이룰 수 있습니다. 메모리 및 외부 통신을 위한 추가 구성 요소와 여러 전원 조절기가 있습니다. 회로의 주요 구성 요소 목록에는 다음이 포함됩니다:
- 주요 VSC7426 이더넷 스위치 프로세서 및 VSC8574 확장 PHY
- DDR2 RAM
- SPI 플래시 메모리
- RS-232 직렬 트랜시버
- 광 트랜시버를 위한 활성 토글 회로
- 12V 입력용 커넥터
- 3.3V, 1.8V, 1.2V, 1.0V용 전원 조절기
총합으로, 이 장치는 12개의 표준 이더넷 포트를 지원하며, 하나의 업링크 포트와 광 트랜시버용 하나의 SFP 포트를 포함합니다. 이 설계는 또한 마그잭 종단 회로 없이 RJ-45 커넥터로 연결된 직렬 인터페이스를 포함합니다.
VSC7426 및 VSC8574 회로도
프로젝트 파일에서 스위치 및 포트 인터페이스에 대한 회로도는 첫 번째, 두 번째, 세 번째 페이지에서 찾을 수 있습니다. VSC7426은 DDR2 인터페이스를 포함하며 외부 DDR2 RAM 칩을 사용합니다. 여러 GPIO를 지원하여 지시자로 기능할 수 있지만, 공급업체가 제공하는 펌웨어는 터미널에서 필요한 상태 메시지도 제공합니다.
이 설계의 회로도는 대략적으로 Microchip의 VSC7426/VSC7427 참조 설계를 기반으로 합니다. Microchip의 웹사이트에서 원본 참조 설계를 확인할 수 있습니다.
아래 이미지에서는 VSC7426과 VSC8574 회로가 보입니다. VSC7426은 주역으로 최대 16개의 RJ-45 포트를 제공합니다. VSC8574는 이 포트 수를 확장하는 데 사용되며 SGMII 인터페이스를 통해 VSC7426과 통신합니다. SGMII에서 표준인 AC 커플링 캡이 포함되어 있습니다. Microchip의 이 칩셋에 대한 문서에서는 VSC8574를 VSC8664로 업그레이드하는 것이 권장되지만, 공개적으로 사용 가능한 임베디드 OS 패키지는 VSC8574 칩과 호환됩니다.
VSC7426의 일부 설정은 C6, C7, C8, C9 핀에 있는 일련의 구성 저항기를 통해 결정됩니다. 아래에 표시된 1 kOhm 저항기 배열은 필요에 따라 설치하거나 제거하여 VSC7426의 다양한 기능을 전환할 수 있습니다. VSC7427도 이 설계에서 사용할 수 있지만, 이미지의 왼쪽 하단에 자세히 설명된 바와 같이 일부 저항기 설정을 변경해야 합니다.
이 칩들은 여러 레일을 가지고 있으며 클록과 신호를 생성하기 위해 상당한 양의 전력을 사용합니다. 아래에서 볼 수 있듯이, 칩은 전력 무결성을 보장하기 위해 상당한 수의 디커플링 커패시터를 사용합니다.
주 로직 공급에서 높은 전류 소비로 인해 페라이트가 분리 요소로 사용되고 있음을 알 수 있습니다. Altium의 다른 기사에서 언급되었듯이, 이 접근법은 때때로 빠른 디지털 레일과 병렬로 실행되는 느린 PLL이나 아날로그 레일을 분리하는 데 도움이 될 수 있지만, 두 레일 사이의 과도 현상을 페라이트가 증폭시키지 않는지 확인하기 위해 테스트를 수행해야 합니다. 이에 대해 다가오는 기사와 비디오에서 더 자세히 논의할 예정이지만, 그동안에는 페라이트 비즈의 이 특정 사용 사례를 논의하는 이전 DesignCon 발표를 참조하도록 독자들에게 안내할 것입니다.
SFP 커넥터 회로
아래 이미지는 광 트랜시버에 연결하는 데 사용되는 SFP 커넥터 회로를 보여줍니다. 여기에 표시된 SFP 커넥터 회로는 최대 10 Gbps까지 실행되는 다른 설계에서 사용됩니다. SFP 커넥터는 광 트랜시버의 특정 기능에 접근하기 위해 여러 구성 저항이 필요합니다. 이 중 일부는 광 트랜시버의 최소 기능을 위해 필요하지 않기 때문에 아래 회로도에서 DNI로 표시되었습니다.
또한 Tdis 핀을 토글하는 데 사용되는 MOSFET 외에 VSC8574와 MOSFET 사이에 추가 논리가 있습니다. 광 트랜시버를 영구적으로 활성화하려는 경우 이 추가 논리를 우회할 수 있습니다. 이를 위해 MOSFET 게이트를 높게 당기거나 활성화 핀을 낮게 당겨서 트랜시버를 토글하면 됩니다.
여기서 또 다른 중요한 점은 RX와 TX 라인에 있는 제로 옴 저항입니다. 제로 옴 저항은 AC 커플링 커패시터로 교체될 수 있지만, 필요하지 않습니다. 그 이유는 AC 커플링이 표준화된 광섬유 트랜시버 모듈에 내장되어 있기 때문입니다. 이 회로를 1 Gbps에서 사용할 때, 0-옴 저항과 다른 AC 커플링 커패시터 값 사이를 전환하는 것은 신호 무결성에 이점이나 손해를 거의 만들지 않을 것입니다. 이 회로도가 더 높은 데이터 속도에서 사용될 경우, 커플링 커패시터와 그 위치는 이 최근 기사에서 설명한 이유에 따라 조정될 수 있습니다.
RAM과 플래시 메모리
디자인에는 데이터 저장 및 펌웨어 바이너리를 유지하기 위해 플래시 메모리와 RAM이 모두 포함되어 있습니다. 아래에 표시된 것처럼 디자인에는 두 개의 플래시 칩이 포함되어 있지만, 최소한의 실행 가능한 디자인에는 이 중 하나만 필요합니다. 데모 PCB에 사용되었고 이 디자인의 생산 버전에서 사용된 더 작은 128 Mbit Macronix NOR 플래시 칩(MX25L12835FMI-10G)입니다.
SCH003에서 발견된 RAM과 플래시 메모리.
플래시 메모리는 SPI에 연결되어야 하며 SWD 커넥터를 사용하는 외부 프로그래머를 통해 작성될 것입니다. 이에 대해서는 나중에 더 자세히 논의될 것입니다.
디자인에서 사용할 수 있는 다른 메모리 칩이 두 가지 있습니다:
- U8: 인피니언 S34ML02G100TFI000 (2 Gbit 병렬 NAND 플래시)
- U9: ISSI IS25LQ010B-JNLE (1 Mbit NOR SPI 플래시, 현재 단종됨)
우리의 데모 보드에서, 이들을 DNI로 표시하였고 조립에는 포함되지 않았습니다.
RJ-45에서 시리얼/RS-232로
랙에 설치된 이더넷 스위치에 빠르게 연결하는 한 가지 방법은 시리얼 포트를 사용하는 것입니다. 장치 케이스를 통해 포트를 접근할 수 있게 하려면, RJ-45 커넥터를 통해 시리얼 포트를 출력하는 것이 한 가지 방법입니다. 이는 아래에서 비자기성 잭 커넥터를 사용하여 수행됩니다. RJ-45 시리얼 포트의 방향에 따라, 케이블을 패치 패널로 라우팅할 수 있고, 기술자는 패치 패널에 컴퓨터를 연결하여 시리얼 포트에 접근할 수 있습니다.
시리얼 포트 접근은 또한 RS-232 트랜시버의 입력에 있는 두 핀 헤더(J5 in the above image)를 사용하여 추가되었습니다. 이를 통해 USB-to-UART 모듈을 통한 시리얼 포트 접근이 가능합니다.
PCB 레이아웃
이 디자인에는 총 세 개의 BGA가 있으며, 가장 큰 BGA는 672핀을 가진 VSC7426입니다. VSC7426과 VSC8574의 대부분의 핀은 접지와 전원이므로, 라우팅을 완료하기 위해 매우 높은 레이어 수의 보드가 필요하지 않습니다. 이 보드는 아래에 표시된 스택업을 사용하여 여섯 레이어로 완성되었습니다.
PCB 스택업 및 임피던스 설정
이 스택업은 JLCPCB의 표준 스택업과 거의 일치하지만, DDR2와 이더넷은 레이어 두께에 일부 변동을 허용합니다. 외부 레이어가 얇고 내부 코어 레이어가 두꺼운 한, 임피던스 제어 라인의 차동 임피던스와 단일 종단 임피던스는 허용된 허용 오차 내에서 목표 임피던스를 달성합니다. 얇은 외부 레이어는 이더넷 레인과 DDR2 레인이 제어된 임피던스를 요구하기 때문에, 우리의 마이크로스트립 라우팅이 너무 넓지 않도록 합니다.
디자인의 모든 차동 쌍은 100옴의 차동 임피던스로 라우팅되었습니다. 스택업은 다양한 제조업체에서 생산될 수 있도록 맞춤 설계되었지만, 이 글에서 나중에 보여줄 데모 보드는 JLCPCB에서 그들의 표준 스택업 중 하나로 제작되었습니다.
BGA 팬아웃
Ethernet PHY 칩셋과 DDR2 칩은 각각 1.0 mm와 0.8 mm의 볼 피치를 가지고 있습니다. 이는 우리가 도그본 팬아웃을 사용하여 BGA의 내부 행에 도달할 수 있음을 의미합니다. 또한, VSC 칩이 패키지 가장자리 주변에 Ethernet 핀을 모아 놓았기 때문에 Ethernet 링크에 대해 맹목적이고 매장된 비아를 사용할 필요가 없습니다. 이는 Ethernet 레인을 패키지로 직접 라우팅할 수 있음을 의미하며, 차동 마이크로스트립으로 라우팅됩니다. 이 라우팅은 아래에 표시되어 있으며, 라우팅에서 모서리가 있는 곳에 작은 길이 조정 섹션이 포함되어 있습니다.
DDR2 라우팅
다음으로, DDR 버스는 충분히 넓어서 DDR 칩으로 완전히 라우팅하기 위해 두 개의 레이어가 필요합니다. 이는 아래의 두 스크린샷에서 보여집니다. DDR 버스는 내부 레이어와 외부 레이어에서 50-옴 임피던스로 라우팅되며, 차동 클록은 레이어 4에 표시됩니다.
병렬 버스에 이러한 유형의 라우팅을 수행하는 것은 완전히 허용되지만, 외부 및 내부 레이어에서 지연 조정이 필요합니다. 마이크로스트립의 전파 지연은 유효 유전 상수에 의해 결정되므로, 마이크로스트립과 스트리플라인을 따라 이동하는 신호는 다른 전파 속도를 가집니다. 이는 DDR2 버스의 모든 신호가 요구되는 시간 창 내에 도착하도록 다른 레이어에서 지연 조정이 필요함을 의미합니다.
병렬 인터페이스
병렬 인터페이스 NAND 플래시는 데모 보드에 설치되지 않았지만, 필요한 경우 이를 수용할 수 있는 디자인입니다. 병렬 인터페이스는 VSC7426과 병렬 플래시 사이를 라우팅하기 위해 길이가 일치하는 8개의 트레이스를 사용합니다. 이 라우팅은 4번 레이어에 한정되며 아래에 표시되어 있습니다(병렬 인터페이스가 강조 표시됨).
전원 및 접지
이 디자인은 동시에 많은 고속 I/O를 운영하는 프로세서를 포함하기 때문에, 일부 기본적인 전원 무결성 원칙을 적용해야 합니다. 회로도에서는 논리 레일에 많은 수의 커패시터가 사용되는 것을 보여주었지만, PCB는 100 메가헤르츠 범위에서 전원 안정성을 위해 평면 커패시턴스도 필요합니다. 이러한 전원 안정성 요구 사항은 이 장치에 제공되는 이더넷 인터페이스가 100 MHz 범위의 채널 대역폭 요구 사항을 가지고 있기 때문에 여기에 적용되며, 따라서 적어도 이러한 주파수까지 안정적인 전원을 보장해야 합니다.
이를 위해, 3.3V, 2.5V, 1.8V, 1.0V의 고속 I/O 전원에 직접 전력을 공급하기 위해 3번 레이어에 큰 레일을 라우팅합니다.
각 캐패시터의 연결부에 낮은 인덕턴스가 있도록 설계하기 위해, 모든 작은 바이패스 캐패시터는 PCB의 뒷면, VSC7426 BGA 패키지 바로 뒤에 직접 장착되었습니다. BGA 패키지의 볼에 이르는 한 쌍의 스루홀 비아를 통한 직접 연결은 캐패시터 ESL 값에 대략 1 nH의 인덕턴스를 추가하며, 이는 소형 케이스 SMD 바이패스 캐패시터의 10 MHz 범위 내 응답 능력을 제한합니다. VSC8574에서도 같은 접근 방식이 사용되었습니다.
저인덕턴스 연결을 보장하기 위해, 바이패스/디커플링 캐패시터는 전원/그라운드 핀 쌍의 스루홀 비아에 직접 연결됩니다.
전원 공급 장치의 대용량 캐패시터, BGA의 바이패스 및 디커플링 캐패시터, 큰 레일로부터의 평면 커패시턴스, 그리고 이더넷 칩셋 내의 온-다이 커패시턴스가 함께 GHz 범위까지 커버하며 전력 무결성을 보장하는 데 도움을 줍니다.
3D 모델
완성된 PCB 레이아웃의 완전한 3D 모델은 아래에 표시되어 있습니다. 우리는 12x RJ-45 포트, VSC8574에 연결된 추가 GbE 업링크 포트, 시리얼-RJ-45 커넥터, 그리고 우리의 광 트랜시버를 위한 SFP 케이지를 볼 수 있습니다.
프로그래밍 및 구동
VSC7426은 RedBoot을 부트로더로 사용하여 임베디드 리눅스 커널을 실행합니다. 임베디드 OS는 설치가 간단하며 코드는 Microchip에서 제공됩니다. 벤더는 마스터 클록 주파수, 확장 PHY, 디자인에서 사용된 구성 설정에 따라 코드의 다른 버전을 제공합니다. 독자들이 빠르게 시작할 수 있도록, 저는 프로젝트 파일에 작동하는 펌웨어 바이너리를 포함시켰습니다.
이 바이너리를 장치에 플래시하려면 SPI 인터페이스가 있는 프로그래머가 필요합니다. 플래싱에 사용하기를 선호하는 프로그래머는 ASIX.net에서 구할 수 있는 Forte 프로그래머입니다. 이 프로그래머는 이 프로젝트에서 사용된 Macronix SPI NOR 플래시를 포함하여 다양한 마이크로컨트롤러와 메모리를 지원합니다. 이 기사의 마지막에 있는 비디오는 ASIX UP 프로그래밍 소프트웨어와 Forte 프로그래머를 사용한 플래싱 단계를 개요합니다.
플래싱 과정이 완료되면, 설계 전원을 끄고 프로그래머를 분리한 다음, 2핀 헤더(J5)에 시리얼 브릿지를 연결하여 UART 인터페이스(115200 kbps 보레이트)에 접속합니다. 다음으로, 입력 전원을 다시 적용하면 설계가 부팅되어 로그인 프롬프트가 나타납니다. 사용자 이름은 admin으로 로그인하고, 비밀번호는 비워둡니다.
스위치가 부팅되고 사용자가 로그인한 후의 터미널 출력(테라텀에서)
디자인을 완전히 구동하고 각 포트를 활성화하기 위해 추가 지침이 필요합니다. 이 작업을 완료하기 위한 지침은 소스 파일의 Binaries 폴더에 있는 “VSC5611EV 기계 조립 및 프로그래밍 가이드.pdf” 파일에서 찾을 수 있습니다. 프로그래밍 지침은 PDF 파일의 18페이지부터 시작됩니다.
Altium Academy에서의 전체 프로젝트 개요
아래 비디오는 우리의 구동 작업과 Altium Academy Youtube 채널에서의 PCB 디자인 검토를 보여줍니다. 이 프로젝트에 대해 더 알아보고 플래싱 과정을 보려면 다음 비디오를 시청할 수 있습니다.
신뢰할 수 있는 전력 전자 장치나 고급 디지털 시스템을 구축해야 할 경우, Altium Designer®의 완벽한 PCB 설계 기능 세트와 세계적 수준의 CAD 도구를 사용하세요. 오늘날의 융합된 환경에서 협업을 구현하기 위해, 혁신적인 기업들은 Altium 365™ 플랫폼을 사용하여 설계 데이터를 쉽게 공유하고 프로젝트를 제조 단계로 넘기고 있습니다.
Altium Designer와 Altium 365로 가능한 것의 표면만 긁어본 것입니다.오늘 Altium Designer + Altium 365의 무료 체험을 시작하세요.
Back