Nowa architektura wielowarstwowa: siatka zasilająca

To zabawne, jak akceptujemy status quo jako jedyną rzeczywistość, ponieważ to jedyna egzystencja, którą znamy. W projektowaniu obwodów drukowanych architektura wielowarstwowa jest jednym z takich status quo. Ale to nie jedyna architektura, która będzie działać dla projektów wysokiej prędkości. W Hewlett-Packard eksperymentowaliśmy i wdrażaliśmy architekturę o wyższej wydajności opartą na cechach projektowania RF. Nie było to przypadkowe, ponieważ nasza organizacja projektowania PCB również dzieliła zasoby z naszą organizacją projektowania układów scalonych. Pewnego dnia przeglądałem artykuł napisany przez dr. Leonarda Shapera z HiDEC (część Univ. of Arkansas) na temat Interconnected Mesh Power System (IMPS) [1,2,3]. Była to architektura o wysokiej gęstości stworzona dla projektowania 2-warstwowych substratów MCM z cienką warstwą, gdzie każda warstwa zawierała masę zasilania i masę sygnału, a nie było płaszczyzn. W tamtych czasach jedynym sposobem, aby osiągnąć geometrie 10 mikronów, było stosowanie cienkich metali natryskiwanych i litografii fotorezystu półprzewodnikowego. Pomyślałem wtedy: „Dlaczego by nie spróbować tego z geometriami 5 mil (0,125 mm) na FR4, żeby zobaczyć, czy to zadziała?” Rysunek 1 pokazuje trzy architektury i zasady projektowania.

Wypróbowaliśmy architekturę na aktualnej płycie dysku o 12 warstwach i udało nam się zakończyć projekt mając tylko 4 warstwy (nie przesunęliśmy żadnych części).

WOW!—to było łatwiejsze niż myśleliśmy! Nasi przyjaciele projektanci układów scalonych, zaglądając nam przez ramię, skomentowali: „Dobra robota—tak właśnie projektujemy układy scalone”. Nasi klienci z branży RF również skomentowali: „Nic nowego— to struktura offsetowa współpłaszczyznowa z paskiem—używamy jej od 30 lat!” Więc nie wymyśliliśmy niczego nowego (jak się dowiedliśmy, gdy próbowaliśmy to opatentować), ale na pewno działało to lepiej i miało wyższe gęstości niż konwencjonalna architektura wielowarstwowa, mając jednocześnie niższą indukcyjność PDN. Nazwaliśmy to „POWER MESH” i zachowaliśmy to jako ‘NASZĄ’ tajemnicę!

RYCINA 1 a. Konwencjonalna architektura wielowarstwowa; b. architektura IMPS z tylko 2 warstwami metalu; c. Architektura HP Power Mesh z 4 warstwami.

Kontrola impedancji

Rysunek 2a pokazuje pojedynczą płaszczyznę zasilania. Kolejnym krokiem jest podzielona płaszczyzna zasilania (rys2b). Power Mesh wykorzystuje struktury koplanarne RF do zastosowania nawet 12 oddzielnych szyn zasilających do warstw 3 i 4, ale ortogonalnie (Rys2c). Te same sieci dystrybucji zasilania (PDN) są połączone z warstwami 2-3 za pomocą ukrytych przelotek (Rys2d). Linie transmisyjne do trasowania, zarówno jednostronne jak i różnicowe, były głównym problemem tej architektury. Jak widać na rysunku 2 (rys2e), wszystkie ścieżki są koplanarne i odniesione do bliskiej płaszczyzny masy, ale także sprzężone z zasilaniem. Rys2f pokazuje zasady projektowania dla różnic 50 omów i 100 omów.

Easy, Powerful, Modern

The world’s most trusted PCB design system.

Learn More

Rysunek 2. Struktura przesuniętej koplanarnej linii paskowej ma wiele zalet dla sygnałów wysokiej prędkości - niskie sprzężenie - niskie impedancje PDN; .a.  

Układ i projekt

Układ PCB jest nietypowy, ale prosty. Różnica polega na tym, że najpierw tworzy się siatkę zasilania, na której umieszcza się piny zasilające urządzenia na tej siatce, po obliczeniu szerokości ścieżek zasilających. Aby zapewnić brak spadku napięcia, używa się siatki do połączenia wszystkich urządzeń na warstwie 1 i 4 za pomocą ślepych przelotek. Siatka PDN musi być ukończona w osiach X i Y; prowadzona z powrotem do źródeł zasilania za pomocą zakopanych przelotek. Ta siatka działa jak płaszczyzna, ponieważ zasilanie ma różne trasy do urządzeń.

Chroń wszystkie połączenia zasilające i siatkę, a następnie rozpocznij trasowanie sygnałów w warstwach X i Y. Jest ‘OK’, aby ‘przesuwać’ siatkę zasilającą, jeśli połączenie z pinem zasilającym jest utrzymane. Po zakończeniu trasowania wszystkie ścieżki zasilające są rozszerzane, aby wypełnić wszystkie dostępne przestrzenie (jako wielokąty), aby zwiększyć rozproszoną pojemność dla każdej PDN. Rysunek 3 jest podsumowaniem kroków projektowych.

Rysunek 3. Proces projektowania siatki zasilania ma znajome czynności, ale zorganizowane w taki sposób, że struktura PM jest wykonana jako pierwsza.

Przykład

Jednym z wielu przykładów, które używaliśmy do szkolenia projektantów i inżynierów, jest przedstawiony na Rysunku 4. Ta wielowarstwowa płyta wysokiej prędkości została pierwotnie zaprojektowana z 12 warstwami. Wersja z siatką zasilającą potrzebowała tylko 4 warstw i została ukończona w zaledwie 2 dni, ponieważ nie przesuwaliśmy żadnych części. W późniejszych przeglądach zrealizowaliśmy, że jeśli przenieśliśmy 48% części na odległą stronę, płyta mogłaby być 2 razy mniejsza - albo moglibyśmy połączyć drugą płytę na tylnej stronie.

Easy, Powerful, Modern

The world’s most trusted PCB design system.

Explore Solutions

Testy funkcjonalne wskazały na niższe przeploty i niższą impedancję PDN, wraz z redukcją kosztów z 8 warstw na 4 warstwy. Dalsze obniżki kosztów mogłyby być oczekiwane, gdybyśmy umieścili wiele komponentów na odległej stronie.

Na ten temat nie opublikowano żadnych prac, ponieważ trzymaliśmy to w sekrecie przez 30 lat!! Ale jeśli wpiszesz w Google „power mesh”, zobaczysz artykuły o projektowaniu układów scalonych. ŚMIAŁO!

Rysunek 4: Przykład konwencjonalnej wielowarstwowej płyty 12-warstwowej TH HS przeprojektowanej na 4-warstwową Power Mesh. (późniejsza analiza wskazała, że płyta mogłaby być o połowę mniejsza lub drugi TH mógłby być zintegrowany z tą wersją PM). A. Warstwa-2 Y trasowanie sygnału i PWR; b. Warstwa-3 trasowanie X sygnału i PWR; c. Dwie z konwencjonalnych 12-warstwowych warstw wewnętrznych; d. Warstwa-1 powierzchniowe uziemienie i lądy SMT włącznie z widokiem bocznym.

Referencje

Chcesz dowiedzieć się więcej o tym, jak Altium może pomóc Ci w Twoim kolejnym projekcie PCB? Porozmawiaj z ekspertem w Altium i dowiedz się więcej o planowaniu układu wielowarstwowej płytki PCB w Altium Designer^®.

1. L.W. Schaper, S. Ang, D.A. Arnn, J.P.Parkerson, „Niskokosztowy moduł wieloukładowy z wykorzystaniem elastycznego podłoża i matrycy kulowej,” Materiały konferencyjne ICE na temat modułów wieloukładowych, Denver, CO, kwiecień 1996, str. 28-32.

2. Schaper, L. i Grover, M., "Porównanie systemu zasilania w połączonej siatce (IMPS) oraz topologii połączeń zakopanych w mikroprocesorach", 5. Warsztaty IEEE dotyczące Propagacji Sygnałów na Połączeniach, czerwiec 2000, San Francisco, CA

3. Schaper, L.; Parkerson, J.; Brown, W.; i Ang, S.; "Modelowanie i analiza elektryczna bezszwowych połączeń o wysokiej łączności poza układem (SHOCC)", Transakcje IEEE na temat Zaawansowanych Opakowań, Tom.22, Nr 3, sierpień 1999