Obliczenia kondensatorów sprzęgających: Jaki rozmiar należy użyć dla cyfrowych układów scalonych?

Czy te kondensatory sprzęgające są odpowiednio dobrane?

Kwestia, która pojawia się wielokrotnie w wytycznych projektowania PCB, w tym u "guru" projektowania cyfrowego wysokiej prędkości, dotyczy potrzeby znalezienia odpowiedniego rozmiaru kondensatora sprzęgającego. Czasami kwestia ta jest poruszana bez pełnego zrozumienia, do czego te kondensatory mają służyć w sieci zasilania (PDN) lub jaką rolę odgrywają w zapewnieniu integralności zasilania. Widziałem również wiele not aplikacyjnych, które domyślnie stosują kilkudziesięcioletnią wytyczną umieszczania trzech z nich, aby zmostkować piny zasilania i masy w cyfrowym układzie scalonym (zazwyczaj 1 nF, 10 nF i 100 nF, lub coś podobnego). W przeszłości to prawdopodobnie wystarczało; problemy z integralnością zasilania, które pojawiały się w szybkich komponentach cyfrowych, nie były na tyle poważne, aby zakłócać napięcia rdzenia, więc praca wykonana przez te trzy kondensatory była wystarczająco dobra.

Dzisiejsze szybkie układy scalone, które mają wiele wyjść i niskie napięcia rdzenia (tak niskie jak 1,0 V), mają znacznie bardziej rygorystyczne ograniczenia szumów niż znacznie wolniejsze komponenty z przeszłości. Większe ograniczenia szumów oznaczają potrzebę bardziej precyzyjnego odcięcia. Jako że tak jest, każdy projektant pracujący z dzisiejszymi dość mocnymi MCU i wieloma innymi komponentami cyfrowymi musi wiedzieć, jak prawidłowo dobrać kondensator odciążający. Jak więc to zrobić najlepiej? Ogólnie, istnieją dwa sposoby. Spójrzmy na oba, aby zobaczyć, jak obliczyć wartość kondensatora odciążającego i dlaczego stary mit o trzech kondensatorach odciążających nie jest już aktualny we współczesnych szybkich projektach cyfrowych.

Rozumienie modelu równoważnego kondensatora

Zanim zajmiemy się doborem kondensatorów odciążających, które będą potrzebne do projektu cyfrowego, musisz zrozumieć podstawowy model obwodu dla kondensatora. Chociaż chcielibyśmy myśleć, że kondensator zachowuje się dokładnie tak, jak stanowi teoria, tak naprawdę nie jest to prawda. Wszystkie kondensatory mają pewną indukcyjność na przewodach, która określa ich spektrum impedancji, co jest empirycznie modelowane jako szeregowa sieć RLC:

Równoważny obwód RLC używany do modelowania kondensatora

W tym modelu, ESR i ESL to odpowiednio równoważny opór szeregowy i równoważna indukcyjność szeregowa. Wartość C można przyjąć jako pojemność podaną w karcie katalogowej komponentu. Wreszcie, wartość R uwzględnia przewodność dielektryka, który tworzy kondensator.  Odnosi się to do przejściowego wycieku, który występuje w każdym kondensatorze po jego naładowaniu i odłączeniu od obwodu. Ta wartość jest zazwyczaj na tyle duża, że można ją zignorować.

W tym modelu (ignorując R), wartość (ESR/(2*ESL)) jest stałą tłumienia równoważnego obwodu, zakładając, że obciążenie podłączone do końców obwodu to 0 omów. Jest to minimalna ilość czasu wymagana, aby obwód odpowiedział na zmianę napięcia wejściowego przy pełnym ładowaniu/rozładowaniu. Karty katalogowe kondensatorów nie podają stałych tłumienia, zamiast tego pokazują wykres widma impedancji, jak poniżej. Jeśli chcesz, możesz użyć wartości ESL i ESR z kart katalogowych, aby obliczyć stałą tłumienia.

Ostatecznie, wszystkie rzeczywiste kondensatory mają własną częstotliwość rezonansową równą wartości dla dowolnego obwodu RLC szeregowego, czyli w tym przypadku:

Częstotliwość rezonansową można zobaczyć na wykresie widma impedancji. Poniżej przedstawiono przykład rzeczywistego kondensatora AVX:

Co tak naprawdę robi kondensator odsprzęgający?

To świetne pytanie, które naprawdę pomaga nam zrozumieć, dlaczego potrzebujemy kondensatorów odsprzęgających, aby zapewnić integralność zasilania dla cyfrowych układów scalonych. Wszystkie kondensatory magazynują ładunek w równowadze, gdy są podłączone do źródła napięcia stałego; płytki w kondensatorze ładują się i trzymają całkowitą ilość ładunku równą Q = CV. Jeśli napięcie V fluktuuje lub nieco spada, wtedy część tego ładunku Q jest uwalniana i dostarczana do obciążenia, podobnie jak mała bateria.

Problem, który pojawia się w przypadku rzeczywistych kondensatorów podłączonych do obwodów cyfrowych, polega na tym, że spadek napięcia nie występuje przy jednej częstotliwości. Zależne od czasu wahania napięcia źródłowego lub nagły wzrost prądu wpływającego do obwodu często wyglądają jak szpilka z ostrym brzegiem na oscyloskopie. Oznacza to, że widmo mocy związane z tym sygnałem będzie rozłożone na zakres częstotliwości i będzie nakładać się na rezonans własny. Skutkiem jest to, że kondensator będzie się rozładowywać w odpowiedzi i będzie wzbudzać przejściową oscylację na magistrali zasilającej. Jeśli moc jest pobierana do PDN przez cyfrowy kondensator IC na magistrali zasilającej, przejściowe zjawisko na magistrali zasilającej pojawi się jako dzwonienie przy pinie zasilania. Jednakże, jeśli wybrane zostaną odpowiednie rozmiary i liczby kondensatorów sprzęgających, wówczas te wahania mogą być zminimalizowane. Dlatego mamy trwałą zasadę trzech kondensatorów; jest to najmniej złe ustawienie i rozmiarowanie ich, które może próbować zapewnić stabilne zasilanie.

Metody doboru rozmiarów kondensatorów sprzęgających

Teraz, gdy w zasadzie znamy zachowanie elektryczne rzeczywistych kondensatorów, możemy podejść do ich rozmiarowania z trzech kierunków:

• Wykorzystanie ładowania w dziedzinie czasu: Ścieżki na PCB są w zasadzie kondensatorami, a zadaniem kondensatora sprzęgającego jest dostarczenie prądu, którego kondensator IC potrzebuje do naładowania obciążenia. Można oszacować całkowity ładunek i pojemność potrzebną do naładowania ścieżek/linii transmisyjnych, używając pojemności obciążenia oraz wymaganego czasu przejścia/napięcia szczytowego.
• Wykorzystując docelowe tętnienia, szczytowy prąd i spektrum impedancji: Wymaga to ustawienia limitów dla dzwonienia magistrali zasilającej i wykorzystania tego do znalezienia pojemności potrzebnej do obniżenia spektrum impedancji PDN poniżej docelowej impedancji.
• Odpowiedzi impulsowe w dziedzinie czasu: Tutaj należałoby przyjrzeć się odpowiedzi przejściowej kondensatora wewnątrz modelu dla PDN. Można tworzyć fenomenologiczne modele PDN, używając schematów obwodów i stosować analizę przejściową w symulacjach SPICE, lub można obliczyć funkcję przenoszenia PDN i parametry Z, używając obliczeń odpowiedzi impulsowej. Iterując przez różne wartości, ostatecznie można zminimalizować impedancję PDN poniżej twojego celu.

Na powyższej liście tylko pierwsza metoda jest "prosta" i może dać Ci bazową szacunkową wartość całkowitego ładunku, który musiałbyś przechowywać w swoim banku kondensatorów, opierając się na minimalnym czasie wymaganym do dostarczenia tego ładunku. Jeśli dekuplujesz obwód cyfrowy, który ma szybszą prędkość przełączania, wtedy będziesz chciał wybrać kondensator z równoważną stałą tłumienia, która krytycznie tłumi lub nieco przetłumia obwód w celu zniwelowania drgań podczas rozładowania. Dopóki szybkość rozładowania jest krótsza niż czas przełączania, kondensator dekuplujący będzie w stanie szybko kompensować wahania napięcia.

Szacowanie Całkowitej Pojemności Dekuplującej na Podstawie Ładowania Ścieżek

Najprostszym sposobem szacowania całkowitej pojemności jest rozważenie maksymalnej ilości ładunku, która musi być dostarczona do kondensatora IC, jak szybko powinna być dostarczona do IC oraz wielkości wahania napięcia, które ma być skompensowane. Ponieważ większość obciążeń jest pojemnościowa, możesz powiązać prąd, który dociera do obciążenia, ze szybkością, z jaką napięcie sygnału zmienia się z OFF na ON (lub odwrotnie):

Należy zauważyć, że podobną technikę można zastosować do obciążenia czysto rezystancyjnego lub indukcyjnego. Spójrzmy na obciążenie pojemnościowe na cyfrowym układzie scalonym z wieloma przełączającymi wyjściami, używając tego wzoru jako kalkulatora kondensatora sprzęgającego.

Prosty przykład: Cyfrowy układ scalony z 12 wyjściami

Najlepszym sposobem na pokazanie, jak używać tego równania dla obciążenia pojemnościowego, jest przykład. Załóżmy, że masz cyfrowy układ scalony z kondensatorem o 12 wyjściach, gdzie każdy sygnał wyjściowy to 5 V z czasem narastania 6 ns. Każde wyjście steruje obciążeniem o pojemności 50 pF. Jeśli przybliżysz czas narastania sygnału jako liniowy, wtedy pochodna w powyższym równaniu może być zapisana jako dV = 5 V, i dt = 6 ns. W związku z tym, prąd wymagany na wyjście to:

Prąd na wyjście z naszego przykładowego układu scalonego

Jeśli wszystkie 12 wyjść miałyby jednocześnie przełączyć się z wysokiego na niski, całkowity napływ prądu z PDN wyniósłby 500 mA. Ten napływ prądu powoduje zmianę potencjału płaszczyzny masy, co prowadzi do zmiany potencjału sygnału, a kondensator powinien kompensować tę zmianę potencjału sygnału. Jeśli założymy, że próg dla stanu ON wynosi 4,5 V, wtedy spadek napięcia, który musi zostać skompensowany, to 0,5 V, aby zapobiec błędom bitowym. Co więcej, musi to zostać skompensowane w ciągu 6 ns. Dlatego minimalna pojemność sprzęgająca wynosi:

Minimalna pojemność przykładowego kondensatora sprzęgającego

Tutaj powinieneś użyć co najmniej kondensatora 6 nF, aby skompensować maksymalne napięcie 0,5 V w ciągu 6 ns. Należy zauważyć, że niektóre wytyczne mogą zalecać użycie dwóch kondensatorów 3 nF równolegle w tym przykładzie, ponieważ zmniejszy to ESR o połowę, ale również zmniejszy to ESL o połowę, więc efekt na tłumienie jest zerowy. Jeśli odpowiedź kondensatora jest niedotłumiona, wtedy możesz zdecydować się na większy kondensator, ponieważ zbliża to odpowiedź do przypadków krytycznie tłumionych lub przetłumionych. Jednakże, użycie dwóch kondensatorów równolegle pomaga wyrównać widmo impedancji sieci PDN w pobliżu częstotliwości rezonansowej kondensatora.

Wymiary kondensatorów sprzęgających z odpowiedzi impulsowych/Impedancja PDN

Co jest nie tak z powyższym modelem? Problem polega na tym, że nie uwzględnia on wszystkich aspektów rzeczywistych kondensatorów sprzęgających ani rzeczywistej sieci PDN na płycie obwodu, w tym:

• ESL, jak pokazano powyżej, w modelu impedancji równoważnej kondensatora
• Parazytyczna pojemność i indukcyjność w PDN

Drugi punkt jest bardzo ważny i wymaga symulacji po rozmieszczeniu elementów. Spektrum impedancji PDN nie zależy tylko od wartości uzyskanych z kalkulatora kondensatorów sprzęgających, ale także od geometrii PDN (tj. układu warstw, materiałów, rozmiaru magistrali itp.). Ze względu na tę zależność od geometrii, konieczne będzie wyeksportowanie układu PCB do narzędzia do rozwiązywania problemów polowych, takiego jak Ansys.

Impedancja PDN z eksploracją projektu

To znacznie trudniejsze i czasami podejście to opiera się na modelu obwodu. Niestety, modele obwodów nie mogą dokładnie uwzględnić rzeczywistych aspektów impedancji PDN, więc zazwyczaj potrzebujesz narzędzia do rozwiązywania problemów polowych, aby określić parametry Z, parametry S lub inne parametry sieci w twoim projekcie. Narzędzie do rozwiązywania problemów polowych może być również użyte do obliczenia spektrum impedancji PDN, które następnie może być użyte do obliczenia funkcji odpowiedzi impulsowej za pomocą odwrotnej transformacji Fouriera. Jest to dość skomplikowany temat eksploracji projektu, który zasługuje na własny przewodnik, ale jest ważny, gdy zaczynasz mieć do czynienia z bardzo szybkimi komponentami, które mają również niskie napięcia rdzenia i wąskie marginesy szumów.

Wybór dodatkowych kondensatorów sprzęgających

Po wyekstrahowaniu tego modelu z solvera pola, możesz zidentyfikować, które części widma impedancji PDN mają wysoką impedancję, i możesz wybrać dodatkowe kondensatory sprzęgające, które są ukierunkowane na te szczyty w widmie impedancji PDN. Dodaj kondensatory, które mają rezonans własny pokrywający się ze szczytem impedancji PDN (patrz poniżej), i kontynuuj dodawanie kondensatorów równolegle, aż impedancja PDN spadnie poniżej docelowej impedancji. Jeśli nie jesteś pewien swojej docelowej impedancji dla PDN, przeczytaj ten artykuł autorstwa Kella Knack, aby uzyskać dobry pomysł na potrzebną wartość docelową. Przygotuję również nowy artykuł, który pokaże, jak obliczyć to bezpośrednio.

Z płytkami działającymi na niższych poziomach mocy, wyższych szybkościach transmisji danych i bardziej rygorystycznych wymaganiach dotyczących szumów, każdy projektant powinien mieć narzędzia potrzebne do obliczania, wyboru i umieszczania kondensatorów sprzęgających i odsprzęgających dla swoich PCB. Tylko Altium Designer zapewnia narzędzia do projektowania schematów i układów, których potrzebujesz do tworzenia nowych projektów dla dowolnej aplikacji. Pakiet narzędzi symulacyjnych Altium Designer pomaga również zidentyfikować problemy z integralnością zasilania i zbadać zachowanie przejściowe Twojej sieci zasilającej.

Dotknęliśmy tylko wierzchołka góry lodowej możliwości, jakie oferuje Altium Designer na Altium 365. Jeśli chcesz dowiedzieć się więcej o tym, jak obliczyć wartości kondensatorów sprzęgających, skontaktuj się z naszymi ekspertami lub rozpocznij swoją bezpłatną wersję próbną Altium Designer + Altium 365 już dziś.