Twój MCU stał się inteligentniejszy. Twój łańcuch dostaw stał się trudniejszy do opanowania.

Wybierasz mikrokontroler (MCU) do produktu, który ma trafić na rynek w 2027 roku. Układ, który miałeś na uwadze, jest teraz wyposażony w akcelerator neuronowy — niezależnie od tego, czy go wymagałeś, czy nie — i to w cenie, której trudno odmówić. Potem wraca wycena od dystrybutora, pokazując dostępność dopiero za kilka miesięcy.

Patrzysz więc teraz na MCU z jednostką przetwarzania neuronowego (NPU), o którą nie prosiłeś, i z dłuższym czasem realizacji. Za oboma zjawiskami stoi popyt na AI, ale wywiera on presję na różne obszary łańcucha dostaw półprzewodników. Akceleratory trafiają do procesorów wbudowanych, podczas gdy infrastruktura AI pochłania wybrane moce produkcyjne w dojrzałych procesach technologicznych, które są również wykorzystywane do wytwarzania układów zarządzania zasilaniem (PMIC) i dyskretnych elementów mocy. Musisz zarządzić obiema tymi kwestiami w tym samym cyklu projektowym.

Jeśli specyfikujesz MCU do konstrukcji planowanych na 2027 rok, jest pięć trendów, na które warto zwrócić uwagę.

Najważniejsze wnioski

• MCU wyposażone w NPU są już dostarczane przez TI, ST, NXP, Renesas i Infineon, a cena premierowa TI pokazuje, że inferencja na chipie zeszła już do segmentu MCU poniżej 1 USD. 
• Wiele obciążeń endpoint AI koncentruje obliczenia w krótkich impulsach, często na liniach zasilania rdzenia poniżej 1 V, przez co odpowiedź przejściowa, dobór regulatora i odsprzęganie stają się kluczowe dla projektu.
• Popyt na AI ogranicza podaż wybranych mocy produkcyjnych w dojrzałych procesach, wykorzystywanych przez układy zarządzania zasilaniem, układy analogowe i komponenty wbudowane, wydłużając terminy dostaw i podnosząc ceny.
• Raporty z kanału dystrybucji wskazują, że niektórzy dystrybutorzy już proszą klientów o pełne zapotrzebowanie na cały 2027 rok.

1. MCU z NPU wchodzą do głównego nurtu

Punkt zwrotny nastąpił podczas Embedded World w marcu 2026 roku, gdy TI ogłosiło, że zintegruje swoją NPU TinyEngine w całym portfolio mikrokontrolerów. Głównym układem jest MSPM0G5187, 80 MHz Cortex-M0+ z wbudowaną NPU, obecnie już w produkcji. TI wprowadziło go na rynek w cenie poniżej 1 USD przy zamówieniach 1000 sztuk, choć ceny u dystrybutorów wynosiły około 1,60 USD we wrześniu. TI ocenia wydajność akceleratora na 2,56 GOPS, przy opóźnieniu nawet 90 razy niższym i zużyciu energii na inferencję ponad 120 razy mniejszym niż w porównywalnym MCU bez NPU. Przy takiej cenie lokalna inferencja staje się realną opcją dla projektów, które wcześniej wysyłały dane do przetwarzania gdzie indziej.

Rdzenie CPU Arm jako wspólny fundament

W ofercie TI, ST, NXP, Renesas i Infineon wspólnym elementem jest rdzeń Arm Cortex-M, a różnice pojawiają się w NPU umieszczonej obok niego. Renesas i Infineon bazują na Arm Ethos-U55 microNPU, podczas gdy ST, TI i NXP oferują odpowiednio Neural-ART, TinyEngine oraz eIQ Neutron.

Wiodący producenci już dostarczają takie układy. ST STM32N6 łączy 800 MHz Cortex-M55 z akceleratorem Neural-ART o wydajności 600 GOPS i jest już produkowany masowo. Renesas RA8P1 łączy 1 GHz Cortex-M85 z Ethos-U55 ocenianym na 256 GOPS. NXP i.MX RT700 jest już w produkcji, a Infineon PSOC Edge E84 jest już dostarczany. 

^{Maksymalne wartości wydajności to publikowane przez dostawców teoretyczne wartości szczytowe i nie są bezpośrednio porównywalne między producentami: różnią się częstotliwości taktowania, liczba MAC, obsługiwane precyzje i konwencje zliczania operacji. Status i szczegóły układów pochodzą z dokumentacji dostawców na wrzesień 2026; nazwy rodzin obejmują wiele SKU, a warianty STM32N6x5 nie zawierają NPU.}

^{1. Nota aplikacyjna NXP AN14700 (Rev. 2.0) podaje teoretyczny szczyt 41,6 GOPS przy 325 MHz. Taka częstotliwość wymaga zewnętrznie dostarczanego napięcia 1,1 V na domenę obliczeniową VDD2; wewnętrzne LDO osiągają maksymalnie 1,05 V.}

^{2. Podręcznik referencyjny architektury Infineon podaje 51,2 GOPS przy liczeniu każdej operacji multiply-accumulate jako jednej operacji. Arm liczy jeden MAC jako dwie operacje, co daje 102,4 GOPS dla tego samego Ethos-U55 o 128 MAC/cykl przy 400 MHz. Obie wartości dotyczą wyłącznie Ethos-U55, a nie NNLite NPU.}

Narzędzia to miejsce, w którym zapada decyzja o zaangażowaniu

Ścieżka od wytrenowanego modelu do działającego krzemu znacząco różni się między dostawcami. TI używa CCStudio Edge AI Studio; ST używa Edge AI Suite; NXP używa eIQ; Renesas używa RUHMI; a Infineon używa DEEPCRAFT. Workflow wdrażania modelu jest częścią decyzji o wyborze platformy, a zmiana dostawcy MCU może oznaczać koszty migracji oprogramowania wykraczające daleko poza samą zamianę układu scalonego.

2. Endpoint AI zmienia problem dostarczania zasilania

Alif zmierzył model wykrywania słów kluczowych na poziomie 6,8 ms i 0,17 mJ na inferencję przy użyciu NPU, w porównaniu z 137 ms i 2,62 mJ przy pracy wyłącznie na CPU. NPU kończy pracę około 20 razy szybciej, dzięki czemu system szybciej wraca do stanu bezczynności. W przypadku obciążeń o charakterze impulsowym krótsze okno aktywności może sprawić, że prąd szczytowy i odpowiedź przejściowa staną się ważniejsze, niż sugerowałyby średnie wartości mocy.

Takie zachowanie występuje na liniach zasilania z niewielkim marginesem napięcia. ST zasila rdzeń STM32N6 napięciem nominalnym 0,81 V i 0,89 V w trybie wydajności oraz udostępnia narzędzie do pomiaru VDDCORE podczas inferencji. Przy takich napięciach szybkie skoki obciążenia mogą zamienić niewystarczającą odpowiedź regulatora lub odsprzęganie w sporadyczne awarie.

W wyższych klasach mocy złożone procesory wymuszają programowalne, sekwencjonowane architektury zasilania wieloszynowego. Seria PMIC ROHM BD968xx-C, połączona z BD96340MFF-C DrMOS, została wprowadzona w tym roku jako kwalifikowane według AEC-Q100 rozwiązanie zasilania dla motoryzacyjnych SoC, z sekwencjonowaniem wielu linii zasilania. Telechips i SemiDrive uwzględniły je w projektach referencyjnych.

Na poziomie MCU większa integracja może ograniczyć liczbę układów towarzyszących, ale nie eliminuje potrzeby prawidłowego zaprojektowania linii zasilania procesora. TI AM13Ex integruje NPU, Cortex-M33 oraz sterowanie silnikiem w czasie rzeczywistym w jednym układzie i deklaruje oszczędność BOM do 30 procent dzięki zastąpieniu konstrukcji wieloukładowej.

Porównanie stabilizacji na chipie, zewnętrznych PMIC i zasilania hybrydowego znajdziesz w Zasilanie NPU: na chipie, zewnętrzny PMIC czy hybrydowo?

3. Selektywny kryzys podażowy wynikający z realokacji mocy w dojrzałych procesach

Niedobór komponentów w 2021 roku wynikał z szerokiego zderzenia popytu, mocy produkcyjnych, zapasów i logistyki. Obecne napięcia są bardziej selektywne. Popyt na zasilanie dla AI rośnie, podczas gdy foundry ograniczają lub przekierowują część swoich mocy produkcyjnych w dojrzałych procesach.

Infrastruktura AI zużywa ogromne ilości PMIC i dyskretnych elementów mocy. Popyt ogranicza moce produkcyjne wafli 8-calowych, a aplikacje AI zużywają także wybrane dojrzałe procesy na waflach 12-calowych. Oba te zasoby produkcyjne obsługują znaczną część BOM dla układów analogowych, zasilania i elementów wbudowanych. TrendForce szacuje średnie wykorzystanie mocy produkcyjnych 8-calowych wśród dziesięciu największych foundry na 88 procent w 2026 roku (wzrost z około 80 procent w 2025 roku), z dojściem do 90 procent w drugiej połowie 2026 roku. TSMC i Samsung również ograniczały moce produkcyjne 8-calowe. Foundry realokują ograniczone moce w kierunku bardziej marżowych produktów związanych z zasilaniem i AI.

Presja koncentruje się w określonych podkategoriach. Ośmiobitowe i wiele układów klasy konsumenckiej wykazuje niewielkie zakłócenia, podczas gdy motoryzacyjne i przemysłowe 32-bitowe MCU, układy analogowe oraz wysokoprądowe PMIC są pod presją.

W sierpniu 2026 roku onsemi poinformowało inwestorów, że terminy realizacji w obszarach wzrostu wydłużyły się z 27 do około 32 tygodni. ADI miało podobno poprosić klientów o składanie części zamówień z sześciomiesięcznym wyprzedzeniem. Raporty z kanału dystrybucji wskazują, że niektóre MCU ST są już wyceniane z terminem nawet 52 tygodni, a niektórzy dystrybutorzy pytają o pełne zapotrzebowanie na cały 2027 rok. Dodatkowo ograniczenia w obszarze pakowania mogą wydłużać dostawy ponad terminy wynikające z samej produkcji wafli.

Ceny również wzrosły. TI, Infineon, NXP i ST ogłosiły podwyżki cen w pierwszej połowie 2026 roku, a TrendForce podaje, że ceny foundry wzrosły o 5 do 15 procent między pierwszym a drugim kwartałem, a kolejne podwyżki mają się utrzymać również w 2027 roku.

Użyj Octopart, aby sprawdzić bieżące stany magazynowe dystrybutorów i ceny pozycji MCU oraz PMIC, szczególnie części motoryzacyjnych i przemysłowych, ponieważ dostępny zapas magazynowy decyduje o tym, które komponenty mogą wesprzeć produkcję w tym lub następnym kwartale.

4. Pamięć wokół MCU podlega zmianom cen

Producenci pamięci przenoszą moce produkcyjne w stronę HBM i zaawansowanego NAND dla systemów AI, a części o niskiej gęstości odczuwają tego skutki. TrendForce szacuje, że ceny kontraktowe pamięci NOR flash wzrosły o 100 do 120 procent w pierwszej połowie 2026 roku, podczas gdy SLC NAND zdrożał o 130 do 150 procent. TrendForce oczekuje, że napięta podaż utrzyma ceny na podwyższonym poziomie przez drugą połowę roku.

Te elementy zapewniają pamięć rozruchową, kodu i danych w przemysłowych, motoryzacyjnych, sieciowych oraz bardziej zaawansowanych embedded BOM-ach i zmieniają ceny niezależnie od MCU. Projekt, w którym wcześnie ustalono koszt MCU, nadal może odnotować gwałtowny wzrost kosztu części pamięciowej BOM-u. Gdy sprawdzasz dostępność procesora, sprawdź też pamięć flash szeregową obok niego i rozważ zabezpieczenie ceny pamięci według osobnego harmonogramu.

5. RISC-V trafia do produkcyjnych gniazd MCU

RISC-V przechodzi z płytek ewaluacyjnych do produkcyjnych projektów systemów wbudowanych. RISC-V International podaje, że roczne dostawy wynoszą około 2,5 miliarda rdzeni i określa rok 2026 jako okres przejścia w kierunku design-in oraz certyfikacji. Espressif wprowadził ESP32-S31 do masowej produkcji w lipcu 2026 roku; układ ten ma dwa aplikacyjne rdzenie RISC-V, Wi-Fi 6 i BLE 5.4.

Ta architektura wchodzi również do sektora motoryzacyjnego. Quintauris – wspierany przez Bosch, Infineon, Nordic, NXP, Qualcomm i STMicroelectronics – nawiązał współpracę z SiFive w grudniu 2025 roku, aby wprowadzić IP procesorów RISC-V do architektur referencyjnych dla kontrolerów strefowych i ECU systemów ADAS. Infineon poinformował, że rozszerzy AURIX o rodzinę RISC-V, a IP procesorów RISC-V zgodne z ASIL-D jest dostępne od SiFive.

RISC-V jest już ugruntowany w wysokonakładowych zastosowaniach embedded i rozszerza swoją obecność na rynki o wyższej wydajności oraz krytyczne dla bezpieczeństwa. Arm pozostaje dominującą architekturą wśród omawianych tu rodzin MCU wyposażonych w NPU. Wspólny zestaw instrukcji sam w sobie nie sprawia, że komponenty są zamienne, a przejście między dostawcami nadal oznacza nowe peryferia i ponowną kwalifikację. 

O kwestiach związanych z drugim źródłem i kwalifikacją przy wyborze MCU przeczytasz w artykule 5 dostawców kontroluje 80% rynku MCU. Gdzie jest Twoje drugie źródło?

Co zrobić przed podjęciem decyzji

Popyt na AI przyspiesza cztery z pięciu trendów opisanych w tym artykule, a płytka na Twoim stole znajduje się na końcu tego łańcucha zależności. W przypadku projektów przeznaczonych do wdrożenia w 2027 roku kwalifikuj komponenty na podstawie dojrzałości toolchainu i aktualnego lead time oraz traktuj potwierdzoną produkcję priorytetowo względem przedprodukcyjnych wersji w harmonogramach krótkoterminowych. 

Dystrybutorzy już kontaktują się z klientami w sprawie zapotrzebowania na 2027 rok, ponieważ producenci przygotowują się na silny popyt, dlatego wydłuż prognozy poza 12 miesięcy dla MCU, PMIC i pamięci w dojrzałych procesach technologicznych, jeśli znajdują się one na ścieżce krytycznej.

Od początku projektuj zasilanie z myślą o akceleratorze. Gdy akcelerator się wybudzi, linia zasilająca musi być gotowa. Linia zasilania, która nie jest w stanie obsłużyć skoku obciążenia, to kosztowny problem, jeśli zostanie wykryty dopiero w pierwszym prototypie.