Zasilanie NPU: wbudowane w układ, zewnętrzny PMIC czy rozwiązanie hybrydowe?

Węzeł czujnikowy działający stale ma teraz akcelerator sieci neuronowych, a pierwszy prototyp wpada w brownout w połowie inferencji. Bateria wciąż miała ładunek, ale linia zasilania nie była w stanie utrzymać napięcia podczas impulsu inferencyjnego. Jak omówiono w Your MCU Got Smarter – Your Supply Chain Got Harder, niektóre z najnowszych MCU wyposażonych w NPU kosztują dziś zaledwie dolara lub dwa, wprowadzając krótkie, milisekundowe impulsy inferencyjne do projektów, które mogły być pierwotnie wymiarowane pod względnie stałe obciążenia sterujące. 

Akcelerator sieci neuronowych przy napiętym budżecie mocy jest najpierw problemem zasilania, a dopiero potem problemem obliczeniowym. Masz trzy podstawowe opcje: użyć wbudowanych regulatorów MCU, przenieść główne linie zasilania do zewnętrznego układu zarządzania zasilaniem (PMIC) albo połączyć zasilanie wewnętrzne i zewnętrzne w architekturze hybrydowej. Każda z tych opcji wiąże się z innymi kompromisami dotyczącymi liczby komponentów, powierzchni płytki, sprawności, kontroli nad liniami zasilania i zapasu wydajności.

Najważniejsze wnioski

• Inferencja koncentruje pracę w milisekundowych impulsach na niskonapięciowych liniach zasilania rdzenia, często poniżej jednego wolta. Energia na jedną inferencję określa, jaki udział AI wnosi do budżetu energetycznego, natomiast odpowiedź przejściowa i impedancja źródła decydują o tym, czy linia zasilania utrzyma napięcie. 
• Zmierzono, że wyniki NPU względem CPU pokazują poprawę zużycia energii od 8,9x do 143x w obciążeniach, które dobrze mapują się na akcelerator. W przypadku małych modeli ta przewaga może zniknąć, gdy wykorzystanie NPU jest zbyt niskie. 
• Regulacja na chipie to punkt wyjścia dla projektów poniżej 1 W, zoptymalizowanych pod kątem powierzchni płytki i kosztu BOM, o ile wewnętrzny regulator może zapewnić wymagany prąd, stabilność linii i docelowe częstotliwości taktowania. 
• Zewnętrzny PMIC sprawdza się w projektach wielodomenowych lub wrażliwych na wydajność, które wymagają sprawności konwersji, wydajności prądowej, kontroli linii zasilania lub sekwencjonowania. W systemach akumulatorowych może też integrować ładowanie baterii i pomiar jej stanu.
• Zasilanie hybrydowe pasuje tam, gdzie jedna lub dwie linie wymagają sprawności lub zapasu wydajności oferowanego przez regulację zewnętrzną, podczas gdy pozostałe nie uzasadniają powierzchni płytki i kosztu w pełni zewnętrznej architektury PMIC.
• Źródła o wysokiej impedancji, takie jak baterie guzikowe, mogą zamieniać impulsy inferencyjne w brownouty. Lokalny magazyn energii należy dobrać na podstawie ładunku potrzebnego w impulsie, rezystancji baterii i dopuszczalnego spadku napięcia.

Impulsy inferencyjne wystawiają linię zasilania na próbę

Urządzenie działające stale zwykle utrzymuje aktywną ścieżkę czujnikową o niskim poborze mocy, podczas gdy główna domena obliczeniowa czeka na wyzwolenie. Gdy pojawi się wyzwalacz, inferencja jest wykonywana w impulsie. Producent układów Alif w event-level breakdown of a keyword-spotting inference cycle rozdziela obciążenie na pik wybudzenia, impuls przetwarzania współczynników MFCC (mel-frequency cepstral coefficient), impuls NPU oraz prąd ogonowy, który następuje po nim. Alif zmierzył to obciążenie na poziomie 6,8 ms i 0,17 mJ na jedną inferencję na NPU, w porównaniu z 137 ms i 2,62 mJ przy użyciu wyłącznie CPU.

Niezależny preprint z 2025 roku independent preprint measuring Alif silicon, wykorzystujący zewnętrzną aparaturę pomiarową, wykazał poprawę energii na jedną inferencję od 8,9x do 143x w czterech modelach korzystających na odciążeniu do NPU. 

W przykładzie wykrywania słów kluczowych średnia moc podczas pracy NPU była nieco wyższa, ale znacznie krótszy czas wykonania z nawiązką to kompensował. 

W bardzo małym modelu klasyfikacji cyfr pisanych odręcznie MNIST NPU pracowało z wykorzystaniem zaledwie 5,1% i zużywało więcej energii niż ścieżka CPU, ponieważ narzut orkiestracji przewyższał oszczędności obliczeniowe. W przypadku małych modeli CPU może być bardziej efektywne; tam, gdzie NPU ma niezależne sterowanie zasilaniem, firmware może pozostawić je wyłączone, dopóki obciążenie nie uzasadni akceleracji.

Zmierzona efektywność energetyczna NPU w różnych obciążeniach

Sprawność NPU w dużym stopniu zależy od dopasowania obciążenia i wykorzystania akceleratora.

Aby zobaczyć, co to oznacza dla linii zasilania, spójrz na STM32N6 firmy ST. Rdzeń pracuje przy 0,81 V w trybie nominalnym, a pomiary ST określają zużycie domeny VDDCORE podczas inferencji na poziomie od 124 do 191 mW. Firma dostarcza dedicated power-measurement package przeznaczony dla tej linii zasilania.

Publicznie dostępne dane dotyczące poboru mocy MCU-NPU rzadko zawierają szybkości narastania prądu na poziomie oscyloskopowym lub przebiegi zapadu napięcia linii. Gwałtowne skoki obciążenia są dobrze znanym problemem, ale stan przejściowy, z którym muszą poradzić sobie regulator i odsprzęganie, zależy od obciążenia, płytki, przetwornicy i źródła. Zmierz VDDCORE na rzeczywistym sprzęcie podczas inferencji.

Gdy już wiesz, jak wygląda obciążenie, pytanie brzmi, gdzie zachodzi konwersja: na chipie, w zewnętrznym PMIC czy podzielona między oba te elementy.

1. Użyj wbudowanych regulatorów MCU

Producenci MCU od lat przenoszą coraz większą część ścieżki zasilania na chip, a generacja NPU kontynuuje ten trend. Rodziny STM32U5 i STM32N6 firmy ST oferują wewnętrzną regulację impulsową dla zasilania rdzenia, wymagając jedynie niewielkiego zestawu zewnętrznych elementów indukcyjnych i odsprzęgających. Układ PSOC Edge firmy Infineon dzieli chip na domenę wysokiej wydajności i domenę niskiego poboru mocy. 

Patrząc w stronę 2027 roku, Ambiq podaje, że jego nadchodzący Atomiq110 będzie korzystał z 12 nm implementacji platformy Subthreshold Power Optimized Technology (SPOT) i zaoferuje tryb ultra-niskiego poboru mocy pracujący w pobliżu 300 mV. 

Układ i.MX RT700 firmy NXP pokazuje ten kompromis w wyjątkowo widoczny sposób, ponieważ jego zestaw ewaluacyjny (EVK) pozwala projektantom ocenić ten sam procesor w czterech architekturach zasilania: w pełni zewnętrzny PMIC, rozwiązanie całkowicie na chipie, hybrydę obu podejść oraz układ dyskretny bez PMIC. Przy zewnętrznych liniach zasilania 1,1 V lub wyższych główny rdzeń osiąga 325 MHz, a rdzeń sense 250 MHz. Zastosowanie wewnętrznych regulatorów LDO obniża te limity do 250 i 205 MHz. Konfiguracja z zewnętrznym PMIC jest domyślną konfiguracją EVK. Liczba linii zasilania to więc tylko część decyzji „zbudować czy kupić”, ponieważ zewnętrzne zasilanie zapewnia także mierzalny zapas częstotliwości taktowania i może poprawić sprawność konwersji.

Regulacja na chipie jest ograniczona przez zapas prądowy i cieplny, sprawność konwersji na samym procesie SoC oraz liczbę linii, którymi może sterować. Mimo to ścieżka wewnętrzna minimalizuje liczbę komponentów zewnętrznych i powierzchnię płytki, a dla wielu projektów poniżej 1 W jest lepszym wyborem, pod warunkiem że regulator na chipie może zapewnić wymagany prąd, stabilność linii i docelowe częstotliwości taktowania.

2. Dodaj zewnętrzny PMIC

W projektach endpoint zewnętrzny PMIC może poprawić sprawność konwersji oraz dodać kontrolę linii zasilania, wydajność prądową, sekwencjonowanie i funkcje, których MCU nie zapewnia wewnętrznie. W systemach akumulatorowych może też integrować ładowanie baterii i pomiar jej stanu. 

Układ nPM1300 firmy Nordic pokazuje, jak dużo funkcji zarządzania zasilaniem można zmieścić w małej obudowie. Łączy dwa regulatory buck 200 mA, dwa konfigurowalne LDO/przełączniki obciążenia, ładowanie baterii oraz obsługę fuel gauge w obudowie o wymiarach około 3 na 2,4 mm. Jest konfigurowany przez I2C i może pracować z zaledwie pięcioma zewnętrznymi elementami pasywnymi.

Dedykowany układ zasilający może regulować napięcie sprawniej niż obwody zbudowane w procesie logicznym MCU. Zyski te muszą jednak uzasadniać dodatkową powierzchnię płytki, komponenty i koszt.

3. Użyj zasilania hybrydowego

Architektura hybrydowa pozostawia część konwersji w MCU, a linie, które najbardziej korzystają z regulacji zewnętrznej, przenosi poza chip. Zestaw EVK i.MX RT700 firmy NXP stanowi użyteczny przykład: jego wewnętrzna przetwornica DC-DC generuje VDDN, podczas gdy zewnętrzne regulatory dostarczają VDD1 i VDD2. Konfiguracja hybrydowa sprawdza się wtedy, gdy jedna lub dwie linie wymagają sprawności lub zapasu wydajności oferowanego przez regulację zewnętrzną, podczas gdy pozostałe nie uzasadniają powierzchni płytki i kosztu w pełni zewnętrznej architektury PMIC. 

Koszt zewnętrznej linii zasilania

Najczystsze porównanie BOM wykorzystuje ten sam procesor w różnych konfiguracjach zasilania, a i.MX RT700 firmy NXP właśnie to umożliwia. Ścieżka zewnętrzna dodaje do BOM układ PCA9422 i jego elementy pasywne w zamian za większy zapas częstotliwości taktowania i potencjalnie wyższą sprawność konwersji. Ścieżka na chipie usuwa te pozycje, ale rezygnuje z części zapasu wydajności. Ceny katalogowe i ceny spot w tym roku bywały mocno rozbieżne, dlatego użyj Octopart, aby wycenić oba stosy zasilania dla ilości, które planujesz kupić.

W kwestii drugiego źródła i kwalifikacji przy wyborze MCU zobacz 5 Suppliers Hold 80% of the MCU Market. Where's Your Second Source?

Kiedy bateria staje się wąskim gardłem

Rezystancja wewnętrzna baterii guzikowej może wzrosnąć od kilku omów do kilkudziesięciu omów w miarę jej rozładowywania, więc impuls inferencyjny pobierany bezpośrednio z ogniwa może obniżyć napięcie wejściowe przetwornicy poniżej wymaganego napięcia pracy. Kondensator buforowy lub niewielki superkondensator może lokalnie dostarczyć energię dla takiego impulsu. Jego pojemność należy dobrać na podstawie zapotrzebowania na ładunek w impulsie, rezystancji wewnętrznej baterii i dopuszczalnego spadku napięcia, a nie tylko na podstawie prądu szczytowego. 

Wieloletnie materiały TI dotyczące biała księga SWRA349 omawia te obliczenia krok po kroku. Zweryfikuj kondensator buforowy przy najgorszym przypadku stanu naładowania baterii i temperatury pracy, kiedy impedancja źródła jest najwyższa. W projekcie o niewielkim marginesie ten jeden komponent może zdecydować o tym, czy produkt trafi do sprzedaży.

Wybierz według klasy mocy, a następnie zweryfikuj to w praktyce

Kiedy przychodzi czas na wybór architektury zasilania, zacznij od klasy mocy. Projekt o mocy poniżej 1 W, zoptymalizowany pod kątem minimalnej powierzchni płytki i kosztu BOM, zwykle zaczyna się od regulatora zintegrowanego w układzie. SoC z wieloma domenami zasilania lub wrażliwy na wydajność częściej uzasadnia zastosowanie zewnętrznego PMIC albo hybrydowego zasilania dzięki lepszej sprawności, sekwencjonowaniu, kontroli linii zasilających lub większemu zapasowi dla zegara. Źródła o wysokiej impedancji, takie jak baterie guzikowe, wymagają buforowania impulsowego niezależnie od architektury regulatora. 

Niezależnie od wybranej architektury, decyzję powinny determinować dwa pomiary. Energia na jedną inferencję pokazuje, czy akceleracja poprawia bilans energetyczny. Najgorszy przypadek stanu przejściowego na linii zasilającej pokazuje, czy regulator, źródło i układ odsprzęgania są w stanie obsłużyć dane obciążenie. Zmierz oba parametry na własnym sprzęcie, zanim podejmiesz ostateczną decyzję.