Um Breve Estudo sobre Stubs em um Conector PCIe

Os stubs são um tópico importante no design de PCBs de alta velocidade, e existe uma diretriz de longa data que afirma que os stubs devem sempre ser removidos de todas as vias em interconexões digitais de alta velocidade. Embora os stubs sejam prejudiciais para linhas de alta velocidade, nem sempre é necessário removê-los. O que é mais importante é prever o perfil de perda e as frequências, e planejar o layout adequadamente para tentar prevenir tais perdas.

Neste artigo, vou analisar alguns resultados de simulação com roteamento PCIe em um PCB de alta velocidade usando o exemplo do projeto MiniPC que vem embalado no Altium Designer. A simulação em questão envolverá o cálculo de parâmetros S para pistas PCIe saindo de um conector. Olhar para esses resultados de simulação deve ajudar os designers não familiarizados a entender melhor como os stubs em transições de via e conector influenciam a integridade do sinal de uma perspectiva de simulação, o que pode ajudá-lo a fazer as escolhas certas de seleção de componentes, posicionamento e roteamento.

Potenciais Problemas com Stubs e Roteamento PCIe

Na roteamento PCIe, as pistas são roteadas como pares diferenciais com capacitores de acoplamento AC. É típico rotear esses pares diferenciais através de um conector para alcançar um periférico, como um cartão de expansão. No processo de roteamento através desses conectores de slot de expansão, pode haver algum resíduo de stub na linha que pode limitar a largura de banda máxima. Isso pode ser avaliado em simulação para obter resultados muito precisos e para identificar exatamente a largura de banda de um canal PCIe.

Stubs em qualquer linha de transmissão de alta velocidade podem criar perdas ou reflexões, pois podem agir como transformadores de impedância de alta frequência em uma pista PCIe. Leia mais sobre análise de stubs neste artigo.

Embora seja recomendado limitar os stubs em uma pista PCIe, eles podem estar presentes no conector usado para rotear para um cartão adicional ou módulo. Como exemplo, o conector de borda usado para um cartão adicional PCIe montado verticalmente pode ser um componente through-hole, e esses stubs podem desempenhar um papel na limitação da largura de banda de sinal utilizável ao rotear na mesma camada que o conector. Roteamento na camada oposta pode ser preferível, particularmente ao considerar o posicionamento do capacitor.

Um Exemplo Com Perdas de Stub de Conector em uma Pista PCIe

Devido aos efeitos de interferência conhecidos por ocorrer quando um sinal atravessa um stub de via, bem como a necessidade de capacitores para remover o deslocamento de CC ao longo de uma via PCIe, vale a pena estudar até que ponto os stubs de via podem afetar as perdas ao rotear através de um conector.

A placa MiniPC em questão utiliza um FPGA Arria 10 com uma interface PCIe, que é roteada para um conector de slot, conforme mostrado abaixo.

As outras especificações importantes que precisamos conhecer para análise abaixo são a espessura da placa e constante dielétrica:

• Espessura da placa = 2,028 mm
• Dk = 3,6 em todas as camadas

Embora o layout não tenha sido criado com um FPGA que possui a mais nova geração PCIe, avaliaremos as perdas nestes canais comparando com os requisitos de largura de banda em diferentes gerações PCIe.

Resultados Iniciais da Simulação

Os resultados da simulação de perda de inserção para as redes Tx foram capturados usando o Ansys SIwave; esses resultados são mostrados abaixo. Para levar a placa para o Ansys SIwave, usamos a utilidade EDB Exporter dentro do Altium Designer. Nos resultados abaixo, vemos uma queda em torno de 14-15 GHz chegando a até -25 dB, e depois recuperando para níveis de perda menores em frequências mais altas.

Como sabemos que essa perda extrema é devido a um stub? Simplesmente olhando para o gráfico não prova que o problema é causado por stubs, mas existem duas boas razões para concluir que isso pode ser um stub:

1. Se você calcular a primeira ressonância de comprimento de onda de um quarto nesses stubs, você descobrirá que o primeiro mergulho seria esperado em cerca de 13 GHz. Isso é bem próximo das ressonâncias de 14-15 GHz vistas acima.
2. O perfil de perda ao redor de 14-15 GHz tem largura de banda estreita, o que é exatamente o que você esperaria da interferência destrutiva em um ressonador de Q moderado.
3. Todas as curvas têm o formato típico de um gráfico de perda de inserção que apresenta comportamento de stub, e todas as redes sendo consideradas têm stubs no layout da PCB.

O mergulho neste gráfico limita a taxa de transferência de dados para qualquer valor correspondente a uma frequência de Nyquist de aproximadamente 8 GHz (ou 16 Gbps para sinalização de 2 níveis/NRZ). Isso seria adequado para PCIe Gen4, mas não para Gen5. Se quiséssemos eliminar totalmente essa perda ou reutilizar esse design com uma interface Gen5, então o layout precisaria ser modificado.

Investigação Adicional e Mudanças

Algumas opções para alterar o layout incluem:

1. Conecte os pinos do conector aos capacitores na camada traseira através de vias: Embora haja algumas transições de via extras, a conexão sairia da camada traseira e passaria por vias até os capacitores, eliminando efetivamente os stubs sem necessidade de perfuração traseira.
2. Substitua o conector por um equivalente SMD: Isso eliminaria totalmente os stubs sem exigir duas transições de camada através dos pinos do conector e vias. Esta também é a solução mais simples, pois não requer troca de componentes, embora exija algum redirecionamento.
3. Perfure todos os stubs: Isso requer alguns custos adicionais e deixará uma pequena quantidade de stub restante (geralmente cerca de 10 mil), então é melhor usado quando os stubs são muito longos.

Se o layout já estiver completo, as opções #1 e #2 geralmente são as melhores, pois podem exigir a menor quantidade de retrabalho, embora a #2 dependerá do que está nas camadas inferiores. Para a opção #1, aqui está um exemplo de conector com montagem SMD. A #3 é apropriada se você estiver disposto a pagar os custos de perfuração de profundidade controlada durante a fabricação.

Pode-se esperar que esse tipo de comportamento, onde um problema de integridade de sinal como alta perda ou alta reflexão é observado em torno de frequências específicas, possa vir de stubs que ressoam fortemente quando excitados. Para avaliar por que isso pode acontecer em um canal diferencial, é necessário calcular o conjunto de ressonâncias estruturais na estrutura do stub do via. Um guia mostrando como isso é feito pode ser encontrado no vídeo abaixo.

Quando você precisa avaliar seu design em um fluxo de trabalho abrangente orientado por simulação, use o conjunto completo de recursos de design, layout e simulação de PCB em Altium Designer®. Quando você precisa examinar problemas de integridade de sinal e extrair parâmetros S de seus sistemas, você pode usar a extensão EDB Exporter para importar um design para os solucionadores de campo da Ansys e realizar uma gama de simulações SI/PI. Quando você terminou seu design e quer liberar arquivos para seu fabricante, a plataforma Altium 365™ facilita a colaboração e o compartilhamento de seus projetos.

Apenas começamos a explorar o que é possível com o Altium Designer no Altium 365. Comece seu teste gratuito do Altium Designer + Altium 365 hoje.