Decodificando a Interface Independente de Mídia (MII) em Links Ethernet

De todos os padrões de roteamento de alta velocidade, o Ethernet vem com uma sopa de letrinhas de protocolos variantes que podem mistificar o projetista de sistemas que talvez não esteja familiarizado com o Ethernet. As métricas importantes de integridade de sinal no design de canal são bastante claras, mas outros aspectos desses protocolos não parecem necessários até que você projete seu primeiro switch.

A maioria dos projetistas (e guias sobre layout/roteamento de Ethernet) foca na interface independente de mídia (MII) ou na interface independente de mídia reduzida (RMII), pois são usadas para roteamento de 100 Mbps entre as camadas MAC e PHY em um sistema. Isso é adequado para a maioria dos sistemas que operam Ethernet 10/100 em um pequeno número de portas, mas uma vez que você chega ao Ethernet de gigabit e mais rápido, você começará a ver outro grupo de siglas, especialmente quando começar a olhar para transceptores PHY, switches, conversores de mídia, controladores e outros componentes.

Os diferentes tipos de interfaces usadas em sistemas Ethernet são muito úteis se você está tentando, por exemplo, miniaturizar seu BOM em um sistema com alto número de portas. Então, como você aborda as diferentes versões de MII para o seu sistema? Esperançosamente, o breve resumo dos vários protocolos abaixo pode ajudá-lo a se familiarizar com o design em nível de sistema para sistemas de rede que dependem do Ethernet.

Variantes da Interface Independente de Mídia

A especificação padrão MII é a base para outros protocolos variantes de MII que operam a 100 Mbps ou mais rápido. Você pode encontrar algumas diretrizes gerais em outro artigo da Altium e em um dos meus recentes artigos no Signal Integrity Journal, mas vou resumir brevemente algumas informações básicas sobre o MII e suas especificações variantes.

O MII foi originalmente projetado para conectar o bloco MAC de um CI a um transceptor PHY para 100 Mbps (relógio de 25 MHz em caminhos de dados Rx/Tx de 4 bits). A especificação MII é definida pelo grupo de trabalho Ethernet IEEE 802.3 (especificamente, sob o padrão 802.3u) e destina-se à conexão com uma variedade de diferentes mídias (por exemplo, cobre ou fibra). O objetivo nesta especificação é permitir que um único protocolo de rede interfira com uma variedade de mídias com um único MAC e PHY externo. Esta ideia central é a fundação para todas as outras variantes do MII.

Além das especificações que listei aqui, existem algumas qualidades comuns a essas interfaces:

• Sinalização diferencial: Todos os sinais são diferenciais para garantir a rejeição de ruído de modo comum.
• Sincronização: Os padrões MII em Ethernet usam um relógio embutido com várias codificações.
• Desvio: A menos que você esteja usando uma das variantes serializadas, seus dados estão sendo executados em paralelo e devem ser compatibilizados em comprimento através de uma classe de rede. Como estamos lidando com pares diferenciais, eles também devem ser compatibilizados em comprimento.
• Impedância controlada: Essas linhas precisam ter impedância controlada, mas cuidado com diferentes recomendações. O padrão IEEE para roteamento MII especifica 68 Ohms em modo simples/100 Ohms impedância diferencial, enquanto alguns fabricantes de ICs podem recomendar 50 Ohms em modo simples + ~30 Ohms de terminação em série.

É aqui que as semelhanças entre as variantes MII terminam para o projeto de links Ethernet. As variantes diferem em contagem de sinais, taxa de dados total, taxa de relógio, largura do barramento e tamanho do nibble de dados. Elas também podem operar em diferentes níveis lógicos; certifique-se de observar isso ao selecionar componentes para garantir compatibilidade. O conjunto atual de variantes e suas especificações são mostrados na tabela abaixo:
 

Mesmo a 100 Mbps nestas especificações, o Ethernet pode ser bastante tolerante fora da placa, desde que o roteamento MII e o roteamento de saída PHY sejam feitos corretamente na placa. As taxas de clock aqui são bastante baixas para componentes digitais típicos (exceto HSGMII), mas o tempo de subida pode ser bem inferior a 1 ns para os protocolos de taxa de dados mais alta. Preste atenção nisso se você estiver testando um protótipo; certifique-se de ter usado uma sonda de alta relação de atenuação (10x) e dê ao seu osciloscópio bastante largura de banda para examinar o comportamento do sinal.

Escolha os Componentes Certos

Se você está tentando miniaturizar seu sistema, aproveite a integração nas linhas de produtos dos fabricantes de IC. Isso reduz a quantidade de roteamento MAC-para-PHY na placa, diminui a contagem de componentes e facilita o roteamento. Se você conseguir reduzir a contagem de componentes o suficiente, talvez até consiga remover algumas camadas da sua placa. Tudo isso ajudará a chegar a um custo de BOM mais baixo e a uma arquitetura de sistema geral mais simples, mesmo que você esteja trabalhando com 10G ou com fibra.

Por exemplo, alguns ICs de switch com alta contagem de portas incluem uma interface PHY integrada para variantes de MII gigabit. Para um switch de alta contagem de portas, você pode precisar usar um IC transceptor PHY externo para suportar talvez metade de suas portas, mas isso pode reduzir seu roteamento em 50% ou mais. Se você puder então usar SGMII para rotear para uma interface PHY externa, você reduziu significativamente a contagem de sinais em comparação a simplesmente usar GMII para obter um alto throughput de dados para um grande número de portas. Esse é o tipo de abordagem que você verá em alguns designs de referência, particularmente para switches L2 que precisam de altas contagens de portas.

Se você quer aprender mais sobre Ethernet gigabit, dê uma olhada no mergulho ultra-profundo de Mark Harris no assunto. Ele faz um ótimo trabalho ao olhar mais para o design do sistema como um todo (incluindo a saída PHY e o design e roteamento de magnéticos), o que deve dar a qualquer um uma boa introdução ao tópico de GMII/SGMII e ao layout e roteamento de Ethernet gigabit mais rápido.

Se você está projetando produtos IoT, equipamentos de rede ou sistemas embarcados e precisa rotear conexões de interface independente de mídia, use o conjunto completo de ferramentas de design e layout de PCB em Altium Designer® para o seu próximo projeto. O editor de Regras de Design atualizado facilita a codificação dos requisitos da especificação MII como regras de design, e você terá acesso a uma gama de outras ferramentas de design.

Quando você terminar seu design e quiser compartilhar seu projeto, a plataforma Altium 365™ facilita a colaboração com outros designers. Nós apenas arranhamos a superfície do que é possível fazer com o Altium Designer no Altium 365. Você pode verificar a página do produto para uma descrição de recursos mais aprofundada ou um dos Webinars Sob Demanda.