A maioria dos atrasos na fabricação de PCBs não é causada por defeitos de manufatura. Eles se originam em documentação incompleta, chamadas de tolerância ambíguas e especificações de materiais que não se alinham às capacidades padrão de processo do fabricante. Tratar DFM como uma caixa de seleção no fim do ciclo de projeto, em vez de uma atividade de projeto integrada, é a causa raiz da maioria dos atrasos de cronograma na primeira fabricação.
O verdadeiro problema de engenharia é que os projetistas frequentemente liberam pacotes de dados otimizados para desempenho elétrico sem considerar as restrições de processo do fabricante. Um projeto que passa em todas as verificações de regras do EDA ainda pode ser impossível de fabricar, ou fabricável apenas com exceções de processo dispendiosas, se a documentação não comunicar a intenção do projeto com clareza suficiente para que o fabricante tome as decisões corretas de processo.
Especificar um único material laminado por fabricante e número de peça cria uma dependência de aquisição. Se o seu fabricante não mantiver esse material específico em estoque ou não o processar regularmente, você introduz simultaneamente atrasos na aquisição e risco de processo.
A abordagem prática é identificar quais propriedades do material são inegociáveis para o seu projeto (requisitos de perda na sua frequência de operação, Tg para o seu ambiente térmico, compatibilidade de CTE para confiabilidade) e onde você tem flexibilidade. Dar ao seu fabricante margem para selecionar o material, quando os requisitos de desempenho permitirem, muitas vezes resulta em melhor preço e prazos mais curtos.
Os desenhos de stackup podem especificar espessuras específicas e marcas comerciais de materiais, como mostrado nesta imagem do Draftsman da Altium.
Um desenho de fabricação que especifica apenas "Construir conforme IPC-6012 Classe 2, revisão mais recente" fornece apenas orientação básica. Por outro lado, desenhos que indicam tolerâncias desnecessariamente apertadas para todos os recursos aumentam o custo sem melhorar o produto.
A prática correta é identificar quais tolerâncias são orientadas pela função e especificá-las explicitamente. Controle de impedância em camadas específicas, registro entre transições flex e rígido, requisitos de anel anular em microvias: esses itens merecem chamadas explícitas de tolerância. Recursos que não são sensíveis ao desempenho devem permanecer na capacidade padrão do processo.
Controle de impedância | Meta de impedância por camada |
Margem de anel anular |
|
Desalinhamento de registro |
|
Largura/espaçamento de trilha |
|
Tolerância de diâmetro de furo |
|
Tolerância posicional de furo |
|
Arquivos Gerber são uma das saídas que os fabricantes podem usar para construir placas nuas, mas são apenas uma das formas de fornecer a documentação e os requisitos de que uma fábrica de PCBs precisa. Seu fabricante não participou das suas decisões de projeto e não pode inferir a intenção apenas pela geometria do cobre. O objetivo da documentação de fabricação é comunicar a intenção do projeto com clareza suficiente para que o fabricante possa tomar as decisões corretas de processo sem precisar adivinhar.
Notas de fabricação eficazes devem especificar:
Um conjunto completo de notas de fabricação elimina dias de comunicação de ida e volta que, de outra forma, atrasariam sua fabricação.
Alterações de projeto feitas após a conclusão do roteamento podem criar violações de DFM em áreas densas ou com impedância controlada, mesmo quando as mudanças parecem pequenas. Uma trilha movida pode violar regras de espaçamento em relação a recursos adjacentes. Um componente adicionado pode exigir uma modificação no estêncil que afete o volume de pasta em pads vizinhos.
Qualquer alteração que afete a geometria do cobre, o stackup ou o projeto das aberturas do estêncil exige a reexecução das verificações de DFM antes da liberação. Isso não é opcional para projetos de alta densidade ou alta velocidade, nos quais as margens já são apertadas. O custo de reexecutar a verificação é trivial em comparação com o custo de uma retenção de fabricação ou de um respin da placa.
A revisão de DFM não deve ser tratada como um portão final antes da liberação. Ela deve fazer parte do seu fluxo de trabalho, ao lado da verificação elétrica, como uma etapa padrão do processo de projeto. A maioria dos fabricantes realiza a revisão de DFM sem custo adicional, especialmente para clientes já estabelecidos, e identificar violações antes da liberação elimina a fonte mais comum de atrasos na fabricação.
A revisão de DFM do fabricante detecta problemas específicos de processo que a verificação de regras de projeto da sua ferramenta EDA não consegue sinalizar:
Envolver essa revisão cedo e tratar o feedback como uma entrada acionável de projeto reduz o tempo de ciclo e melhora o rendimento na primeira passagem.
Acertar a documentação de fabricação é uma parte de um processo de liberação confiável. A outra é ter um fluxo de trabalho que mantenha seu projeto, sua revisão e suas saídas conectados desde o primeiro esquemático até o pacote final de dados.
Altium Develop foi criado para projetistas de hardware e pequenas equipes que querem essa clareza sem sobrecarga adicional. Ele oferece recursos de projeto de PCB no padrão Altium juntamente com um caminho mais limpo do projeto ativo para revisão e liberação. Sem mudança forçada de processo. Sem complexidade corporativa que você não pediu.
Comece a usar o Altium Develop →
Uma verificação de regras de projeto (DRC) verifica se um layout atende às regras definidas na sua ferramenta EDA (afastamentos, larguras de trilha, anéis anulares mínimos). O DFM vai além: ele verifica se o projeto pode ser fabricado de forma confiável dentro das capacidades reais de processo de um fabricante específico, incluindo limites de razão de aspecto de furação, balanceamento de cobre para laminação, aproveitamento de painel e tolerâncias de registro. Uma placa pode passar em todas as verificações de DRC e ainda assim gerar uma retenção de fabricação se a documentação não estiver alinhada com a forma como a fábrica realmente executa seu processo.
Notas de fabricação eficazes devem abranger:
Arquivos Gerber comunicam a geometria do cobre; notas de fabricação comunicam a intenção do projeto.
As verificações de DFM devem ser executadas junto com a verificação elétrica ao longo de todo o processo de projeto, não apenas antes da liberação. Verificações tardias podem levar a ordens internas de alteração de engenharia, respins de placas, atrasos e custo adicional. Qualquer alteração que afete a geometria do cobre, o stackup ou as aberturas do estêncil exige uma nova execução antes que o pacote de dados seja liberado, mesmo quando a mudança parecer pequena.
Não. Indicar tolerâncias desnecessariamente apertadas em recursos que não são sensíveis ao desempenho aumenta o custo de fabricação sem melhorar o produto. Tolerâncias apertadas exigem exceções de processo, setups adicionais ou etapas manuais, o que aumenta o custo e estende o prazo de entrega. A prática correta é identificar quais tolerâncias são orientadas pela função e especificá-las explicitamente, deixando todo o restante na capacidade padrão de processo do fabricante.