Alimentando a NPU: no chip, PMIC externo ou híbrido?

Seu nó sensor always-on agora vem com um acelerador neural, e o primeiro protótipo sofre brownout no meio da inferência. A bateria ainda tinha carga, mas a alimentação não conseguiu se manter durante o surto de inferência. Como abordado em Your MCU Got Smarter – Your Supply Chain Got Harder, alguns dos MCUs mais recentes equipados com NPU agora custam apenas um ou dois dólares, levando surtos de inferência intensos, na escala de milissegundos, a projetos que podem ter sido dimensionados para cargas de controle relativamente estáveis. 

Um acelerador neural com um orçamento de potência apertado é um problema de energia antes de ser um problema de computação. Você tem três opções básicas: usar os reguladores on-chip do MCU, mover as trilhas principais de alimentação para um circuito integrado externo de gerenciamento de energia (PMIC) ou combinar fontes internas e externas em uma arquitetura híbrida. Cada uma envolve diferentes compromissos em contagem de componentes, área de placa, eficiência, controle das trilhas de alimentação e margem de desempenho.

Principais conclusões

• A inferência concentra o trabalho em surtos de milissegundos em trilhas de núcleo de baixa tensão, frequentemente abaixo de 1 volt. A energia por inferência determina o que a IA adiciona ao orçamento de energia, enquanto a resposta transitória e a impedância da fonte determinam se a trilha se mantém estável. 
• Resultados medidos comparando NPU com CPU mostram melhorias de energia de 8,9x a 143x em cargas de trabalho que se mapeiam com eficiência para o acelerador. Modelos pequenos podem perder essa vantagem quando a utilização da NPU é muito baixa. 
• A regulação on-chip é o ponto de partida para projetos abaixo de 1 watt otimizados para área de placa e custo de BOM, desde que o regulador interno possa suportar a corrente necessária, a estabilidade da trilha e os alvos de clock. 
• Um PMIC externo é adequado para projetos com múltiplos domínios ou sensíveis ao desempenho que precisam de eficiência de conversão, capacidade de corrente, controle das trilhas de alimentação ou sequenciamento. Em sistemas recarregáveis, ele também pode integrar carregamento e medição de bateria.
• Uma alimentação híbrida faz sentido quando uma ou duas trilhas precisam da eficiência ou da margem de desempenho da regulação externa, enquanto as trilhas restantes não justificam a área de placa e o custo de uma arquitetura com PMIC totalmente externo.
• Fontes de alta impedância, como baterias tipo moeda, podem transformar surtos de inferência em brownouts. Dimensione o armazenamento local de energia a partir da demanda de carga do surto, da resistência da bateria e da queda de tensão permitida.

Surtos de inferência colocam a trilha de alimentação à prova

Um dispositivo always-on normalmente mantém acordado um caminho de sensoriamento de baixa potência enquanto o domínio principal de computação espera por um gatilho. Quando o gatilho é acionado, a inferência ocorre em um surto. A análise por evento de um ciclo de inferência de detecção de palavra-chave da Alif separa a carga de trabalho em um pico de ativação, o surto de processamento de coeficientes cepstrais em frequência mel (MFCC), o surto da NPU e a corrente de cauda que vem em seguida. A Alif mediu essa carga de trabalho em 6,8 ms e 0,17 mJ por inferência na NPU, em comparação com 137 ms e 2,62 mJ usando apenas a CPU.

Um preprint independente de 2025 medindo silício da Alif com instrumentação externa encontrou melhorias de energia por inferência variando de 8,9x a 143x em quatro modelos que se beneficiaram do offload para a NPU. 

Em um exemplo de detecção de palavra-chave, a potência média durante a execução da NPU foi um pouco maior, mas o tempo de execução muito mais curto compensou isso com folga. 

Em um pequeno modelo MNIST de classificação de dígitos manuscritos, a NPU operou com apenas 5,1% de utilização e consumiu mais energia do que o caminho da CPU porque a sobrecarga de orquestração superou a economia computacional. Para modelos pequenos, a CPU pode ser mais eficiente; quando a NPU tem controle de alimentação independente, o firmware pode mantê-la desligada até que a carga de trabalho justifique a aceleração.

Resultados medidos de energia da NPU em diferentes cargas de trabalho

A eficiência da NPU depende fortemente da adequação da carga de trabalho e da utilização do acelerador.

Para ver o que isso significa na trilha de alimentação, observe o STM32N6 da ST. Ele opera o núcleo a 0,81 V no modo nominal, e as medições da ST colocam apenas o domínio VDDCORE em 124 a 191 mW durante a inferência. A empresa fornece um pacote dedicado de medição de potência para essa trilha.

Dados públicos de potência de MCU-NPU raramente incluem taxas de variação de corrente em nível de osciloscópio ou traços de queda de tensão na trilha. Degraus rápidos de carga são um problema conhecido, mas o transitório que seu regulador e desacoplamento precisam suportar depende da carga de trabalho, da placa, do conversor e da fonte. Meça o VDDCORE no hardware real durante a inferência.

Depois que você souber como a carga se comporta, a questão passa a ser onde a conversão acontece: no chip, em um PMIC externo ou dividida entre os dois.

1. Use os reguladores on-chip do MCU

Os fornecedores de MCU vêm colocando mais do caminho de alimentação dentro do chip há anos, e a geração com NPU continua essa tendência. As famílias STM32U5 e STM32N6 da ST oferecem regulação com comutação interna para suas alimentações de núcleo, exigindo apenas um pequeno conjunto de componentes indutivos externos e de desacoplamento. O PSOC Edge da Infineon divide o chip em um domínio de alto desempenho e um domínio de baixa potência. 

Olhando para 2027, a Ambiq diz que seu futuro Atomiq110 usará uma implementação de 12 nm de sua plataforma Subthreshold Power Optimized Technology (SPOT) e contará com um modo de ultra baixa potência operando próximo de 300 mV. 

O i.MX RT700 da NXP torna essa decisão excepcionalmente visível porque seu kit de avaliação (EVK) permite aos projetistas avaliar o mesmo processador sob quatro arquiteturas de alimentação: um PMIC totalmente externo, um projeto totalmente on-chip, um híbrido dos dois e uma implementação discreta sem PMIC. Com trilhas externas em 1,1 V ou mais, o núcleo principal atinge 325 MHz e o núcleo de sensoriamento 250 MHz. Usando os reguladores internos de baixa queda (LDOs), esses limites caem para 250 e 205 MHz. A configuração com PMIC externo é fornecida como padrão no EVK. Portanto, a contagem de trilhas é apenas parte da decisão entre fazer internamente ou comprar, porque uma alimentação externa também oferece margem mensurável de clock e pode melhorar a eficiência de conversão.

A regulação on-chip é limitada pela margem de corrente e térmica, pela eficiência de conversão no próprio processo do system-on-chip (SoC) e pelo número de trilhas que consegue controlar. Ainda assim, o caminho interno minimiza os componentes externos e a área de placa e, para muitos projetos abaixo de 1 watt, é a melhor escolha, desde que o regulador on-chip possa suportar a corrente necessária, a estabilidade da trilha e os alvos de clock.

2. Adicione um PMIC externo

Para projetos de endpoint, um PMIC externo pode melhorar a eficiência de conversão e adicionar controle das trilhas, capacidade de corrente, sequenciamento e funções que o MCU não fornece internamente. Em sistemas recarregáveis, ele também pode integrar carregamento e medição de bateria. 

O nPM1300 da Nordic mostra quanta funcionalidade de gerenciamento de energia pode caber em um encapsulamento pequeno. Ele combina dois reguladores buck de 200 mA, dois LDOs/chaves de carga configuráveis, carregamento de bateria e suporte a fuel gauge em um encapsulamento de aproximadamente 3 por 2,4 mm. É configurado por I2C e pode operar com apenas cinco componentes passivos externos.

Um dado de potência dedicado pode regular com mais eficiência do que circuitos construídos no processo lógico do MCU. Esses ganhos precisam justificar a área de placa, os componentes e o custo adicionais.

3. Use uma alimentação híbrida

Uma arquitetura híbrida mantém parte da conversão no MCU enquanto move para fora do chip as trilhas que mais se beneficiam da regulação externa. O EVK do i.MX RT700 da NXP fornece um exemplo útil: seu conversor DC-DC on-chip gera VDDN enquanto reguladores externos fornecem VDD1 e VDD2. Uma configuração híbrida é adequada quando uma ou duas trilhas precisam da eficiência ou da margem de desempenho da regulação externa, enquanto as trilhas restantes não justificam a área de placa e o custo de uma arquitetura com PMIC totalmente externo. 

Quanto custa a trilha externa

A comparação de BOM mais limpa usa o mesmo processador em diferentes configurações de alimentação, e o i.MX RT700 da NXP fornece isso. O caminho externo adiciona o PCA9422 e seus passivos ao BOM em troca de maior margem de clock e potencialmente maior eficiência de conversão. O caminho on-chip remove esses itens da lista, mas abre mão de parte da margem de desempenho. Os preços de lista e os preços spot às vezes divergiram bastante neste ano, portanto use o Octopart para precificar ambas as pilhas de alimentação nas quantidades que você espera comprar.

Para o lado de segunda fonte e qualificação na seleção de MCU, veja 5 Suppliers Hold 80% of the MCU Market. Where's Your Second Source?

Quando a bateria se torna o gargalo

A resistência interna de uma bateria tipo moeda pode subir de vários ohms para dezenas de ohms à medida que ela descarrega, de modo que um surto de inferência retirado diretamente da bateria pode derrubar a entrada do conversor abaixo de sua tensão operacional necessária. Um capacitor reservatório ou um pequeno supercapacitor pode fornecer o surto localmente. Dimensione-o com base na demanda de carga do surto, na resistência interna da bateria e na queda de tensão permitida, e não apenas na corrente de pico. 

A já tradicional o white paper SWRA349 explica o cálculo. Valide o capacitor de reservatório no pior caso do estado de carga da bateria e da temperatura de operação, quando a impedância da fonte é mais alta. Em um projeto no limite, esse único componente pode determinar se o produto será lançado.

Escolha pela Classe de Potência e depois verifique na bancada

Quando chegar a hora de escolher uma arquitetura de alimentação, comece pela classe de potência. Um projeto abaixo de um watt, otimizado para área mínima de placa e custo de BOM, geralmente começa com o regulador integrado ao chip. Um SoC com múltiplos domínios ou sensível ao desempenho tem maior probabilidade de justificar um PMIC externo ou uma alimentação híbrida, por meio de melhor eficiência, sequenciamento, controle dos trilhos de alimentação ou margem de clock. Fontes de alta impedância, como baterias tipo moeda, precisam de buffering para rajadas independentemente da arquitetura do regulador. 

Independentemente da arquitetura escolhida, duas medições devem orientar a decisão. A energia por inferência mostra se a aceleração melhora o orçamento de energia. O transitório de pior caso no trilho de alimentação mostra se o regulador, a fonte e o desacoplamento conseguem suportar a carga de trabalho. Meça ambos no seu próprio hardware antes de se comprometer.