8 Vấn Đề DFM Phổ Biến Mà Các Quy Tắc Thiết Kế PCB Phát Hiện Trước Khi Chế Tạo

Một mô hình lặp đi lặp lại trong các nhóm thiết kế PCB là những quy tắc thiết kế để sản xuất (DFM) quan trọng và các ràng buộc sản xuất thường chỉ được nhận và áp dụng sau khi quá trình layout PCB đã triển khai được một thời gian. Các khảo sát trong ngành từ 2025 PCB West, SMTA International và Embedded World North America xác nhận mô hình này, đôi khi được gọi là “shift-right failure”. 

Việc đưa các ràng buộc vào quy trình làm việc quá muộn buộc thiết kế phải trải qua các vòng layout lại tốn kém, và tiến độ là bên phải trả giá. Mọi PCB designer đều nhận ra vấn đề này khi thấy một bản review từ fab có lỗi thiếu annular ring, các sliver gần package Quad Flat No-Lead (QFN) bước chân nhỏ, hoặc khẩu độ mask được đặt sai kích thước cho loại pad đã chọn.

Giải pháp bao gồm triển khai các quy tắc thiết kế phù hợp với nhà sản xuất trước khi placement và duy trì chúng trong suốt quá trình layout. Để giúp nhóm của bạn sẵn sàng thành công, hãy cùng xem xét tám vấn đề DFM phổ biến và cách tạo các quy tắc để phát hiện từng vấn đề. 

Điểm chính cần nhớ

• Phần lớn các vấn đề trong quá trình fab review bắt nguồn từ việc các quy tắc thiết kế được thiết lập quá muộn, không phù hợp với nhà sản xuất đã chọn, hoặc không được duy trì xuyên suốt quá trình layout. 
• Hãy chuyển các năng lực sản xuất được fab công bố thành các quy tắc về clearance, annular ring, mask và lỗ khoan trước khi placement, rồi kiểm tra lại khi fab hoặc stackup thay đổi. 
• Luôn bật DRC trực tuyến trong suốt quá trình layout và chạy batch DRC tại mỗi cột mốc routing để bắt các vấn đề DFM trước khi Gerber rời khỏi máy trạm. 

Tám vấn đề DFM phổ biến và các quy tắc giúp phát hiện chúng

Trước khi bắt đầu routing, hãy xem đây là một checklist kiểm tra trước chuyến bay. Mỗi mục dưới đây ghép một lỗi fab review phổ biến với quy tắc ngăn chặn lỗi đó, để bạn có thể mã hóa ràng buộc một lần và để DRC thực thi nó. 

Hình học đồng

1. Vỡ annular ring, đặc biệt ở các lớp trong

Annular ring là phần đồng bao quanh một lỗ mạ sau khi khoan. Sai lệch khi khoan, dung sai đăng ký và biến thiên lớp mạ đều làm giảm phần này, và các vòng quá nhỏ sẽ bị vỡ ra, thường xảy ra nhất ở các lớp trong, nơi lỗi này không thể nhìn thấy cho đến khi kiểm tra điện. Quy tắc cần thiết lập là Minimum Annular Ring, áp dụng phạm vi cho các lớp ngoài và lớp trong theo dung sai mà nhà sản xuất yêu cầu. 

2. Kích thước đặc trưng của đồng

Các đặc trưng bằng đồng và khoảng cách giữa chúng phải đạt một kích thước tối thiểu nhất định mới có thể sản xuất được. Quy tắc Routing -> Width (với giá trị tối thiểu đặt cho tất cả các net) và các giá trị Clearance cung cấp khả năng kiểm soát các kích thước và khoảng cách đặc trưng bằng đồng được chấp nhận.

3. Bẫy axit

Các đặc trưng đồng có góc nhọn có thể giữ lại chất ăn mòn trong quá trình chế tạo và làm ăn mòn quá mức phần đồng xung quanh. Các chất ăn mòn độ nhớt thấp phần lớn đã giảm thiểu vấn đề này, nhưng đừng bỏ qua quy tắc Acute Angle. Nó định tuyến trace vào pad ở góc 45° hoặc 90°, tránh các chuyển tiếp dưới 90° ngay trong chính phần đồng.

4. Khoảng cách từ lỗ khoan đến đồng

Một lỗ khoan nằm quá gần đồng ở lớp kế cận có thể gây short giữa hai phần sau khi được mạ. Rủi ro này lớn nhất trên các bo mạch nhiều lớp, nơi đồng ở lớp trong không nhìn thấy được trong lúc review layout. Hãy cấu hình quy tắc Clearance để sử dụng hàng Hole trong Minimum Clearance Matrix nhằm chặn vấn đề này trước khi nó đến fab.

Mask và kem hàn

5. Vấn đề sliver solder mask và khẩu độ trên các linh kiện fine-pitch

Các linh kiện fine-pitch yêu cầu có các vách solder mask giữa các chân. Khi các vách này quá mỏng, chúng có thể bong ra thành các sliver trong quá trình thao tác hoặc lắp ráp. Khi chúng bị thiếu hoặc quá nhỏ, thiếc hàn sẽ chảy tự do giữa các chân kề nhau và tạo cầu hàn trong quá trình reflow. Hãy thiết lập Minimum Solder Mask Sliver và Solder Mask Expansion để bao quát cả hai kiểu lỗi này.

Pad, via và footprint

6. Kết nối pad SMD không đồng đều (nguy cơ tombstoning)

Các linh kiện thụ động nhỏ có hai pad có thể bị dựng đứng khỏi một pad trong quá trình reflow khi các pad nóng lên với tốc độ khác nhau, đặc biệt khi một pad nối trực tiếp vào mặt phẳng đồng còn pad kia nối qua một trace hẹp. Hãy đặt Polygon Connect Style thành thermal relief cho các SMD nhỏ (không dùng direct connect), đồng thời hỗ trợ bằng tính đối xứng pad ở cấp footprint.

7. Via-in-pad không có lấp hoặc bịt nắp

Một via xuyên lỗ nằm trong pad SMD sẽ khiến thiếc hàn bị hút xuống barrel trong quá trình reflow, để lại một mối hàn thiếu thiếc. Via-in-pad có chỗ đứng hợp lý, chẳng hạn trong escape routing của BGA bước chân nhỏ, nhưng thiết kế cần chỉ rõ yêu cầu filled-and-capped. Hãy áp dụng quy tắc Vias Under SMD cùng với các thiết lập clearance giữa via và pad trong quy tắc Clearance, đồng thời thêm ghi chú chế tạo nêu rõ yêu cầu fill-and-cap.

Placement và silkscreen

8. Vi phạm khoảng cách linh kiện và silkscreen chồng lên pad

Các linh kiện đặt quá sát nhau có thể va chạm với thiết bị gắp đặt hoặc cản trở việc sửa chữa lại. Silkscreen chồng lên pad hoặc đồng lộ ra có thể ảnh hưởng đến khả năng bám ướt của thiếc hàn và làm khó việc kiểm tra. Component Clearance và Silk To Solder Mask Clearance sẽ phát hiện cả hai vấn đề trước khi xuất dữ liệu. 

Tám vấn đề DFM và các quy tắc giúp phát hiện chúng

Khi nào nên thiết lập quy tắc và khi nào nên kiểm tra

Các bộ quy tắc DFM chỉ hữu ích nếu được thiết lập trước khi placement và luôn được duy trì trong suốt quá trình layout, vì sự trôi lệch quy tắc chính là điều biến các vi phạm nhỏ thành công việc làm lại ở giai đoạn muộn. Các quy tắc và việc thực thi chúng trải dài qua ba giai đoạn của quy trình layout.

Trước placement

Hãy xác định các bộ quy tắc với sự phối hợp của chính nhà sản xuất sẽ thực sự chế tạo bo mạch. Tìm các năng lực hiện tại của họ (đa số fab công bố trên website, số khác gửi PDF theo yêu cầu), và dùng chúng để định hướng việc tạo các quy tắc về clearance, annular ring, lỗ khoan và mask. Sự không khớp giữa các quy tắc trong công cụ layout và năng lực thực tế của đơn vị chế tạo là một trong những nguyên nhân phổ biến nhất dẫn đến phải làm lại vì DFM.

Trong quá trình routing

DRC trực tuyến phải luôn bật trong suốt quá trình routing. Các vi phạm thuộc phạm vi kiểm tra sẽ được đánh dấu ngay khi phát sinh, giúp việc sửa lỗi nhỏ gọn và ngăn ngừa việc phải làm lại trên diện rộng. 

Tại các cột mốc và trước khi xuất dữ liệu

Chạy batch DRC sau mỗi cột mốc routing quan trọng, bao gồm hoàn tất một mạch, hoàn thành một lớp hoặc khóa một vùng. Hãy xử lý xong các vi phạm trước khi tiếp tục và đừng để dành đến cuối. Việc xem lại các vi phạm được miễn trừ ở mỗi lần chạy giúp danh sách miễn trừ không âm thầm biến thành một bộ quy tắc riêng.

Sự trôi lệch quy tắc là cách các vấn đề DFM muộn có thể lén quay trở lại. Năng lực của nhà sản xuất thay đổi, và các bộ quy tắc được nhập từ các dự án cũ có thể đã lỗi thời so với dung sai của đối tác fab hiện tại. Việc xác minh các tham số quy tắc ở mỗi lần batch DRC là yếu tố ngăn “shift-right failure” âm thầm quay lại. Để xem một số mẹo chuyên sâu và checklist, hãy xem 7 Ways to Catch Rules & Constraints Early.

Altium Develop hỗ trợ thực thi DFM như thế nào

Altium Develop mang các khả năng thiết kế chuẩn Altium vào một quy trình làm việc được tinh chỉnh theo cách các nhóm nhỏ vận hành. Các bộ quy tắc, trạng thái thiết kế hiện tại và kết quả DRC luôn được kết nối trong suốt quá trình layout, với các ràng buộc được tập trung trong Constraint Manager thay vì nằm rải rác trong các bảng tính dễ bị lệch đồng bộ. DRC trực tuyến đánh dấu các vi phạm của quy tắc đang hoạt động trong khi layout, còn batch DRC xác minh thiết kế tại các cột mốc. Phản hồi review vẫn gắn với trạng thái thiết kế hiện tại, nhờ đó các kỹ sư sản xuất và đối tác fab có thể xem và bình luận trước khi vấn đề trở nên tốn kém. 

Từ bộ quy tắc đến lần build đạt ngay từ đầu

Các vấn đề DFM được phát hiện trong lúc layout thường là những chỉnh sửa nhanh và cục bộ. Cũng những vấn đề đó, nếu được phát hiện trong lúc fab review hoặc lắp ráp, có thể khiến lịch trình phải thiết lập lại. Khi các quy tắc phù hợp với fab luôn hoạt động trong suốt quá trình layout, review sẽ trở thành bước xác nhận thay vì sửa sai. Đây là cách tiếp cận shift-left mà Altium đề xuất áp dụng cho DFM: thực thi các ràng buộc sớm hơn trong quy trình làm việc, khi thiết kế vẫn còn linh hoạt.

Bắt đầu với Altium Develop →

Các câu hỏi thường gặp về các vấn đề DFM phổ biến

Một số công cụ cụ thể thường được dùng để kiểm tra DFM trong thiết kế PCB là gì?

Các công cụ như Altium Designer, Cadence Allegro và Mentor Graphics Xpedition là những lựa chọn phổ biến cho kiểm tra DFM, cung cấp các tính năng mạnh mẽ để thực thi các quy tắc và ràng buộc thiết kế.

Vì sao việc áp dụng quy tắc DFM trước khi layout PCB lại quan trọng?

Việc áp dụng các quy tắc DFM trước khi layout PCB giúp ngăn ngừa các lỗi tốn kém và việc làm lại bằng cách bảo đảm thiết kế phù hợp với năng lực sản xuất ngay từ đầu.

Làm thế nào để căn chỉnh các quy tắc thiết kế của tôi theo năng lực của đơn vị chế tạo?

Hãy phối hợp với đơn vị chế tạo của bạn để hiểu rõ các năng lực mà họ công bố và điều chỉnh các quy tắc thiết kế cho phù hợp bằng các công cụ như Constraint Manager của Altium nhằm duy trì tính nhất quán trong suốt quá trình thiết kế.

Nội dung liên quan

• Tỷ lệ đạt ngay từ lần đầu của PCB: Những quyết định nhỏ tạo nên khác biệt lớn 
• Từ sửa lỗi đến doanh thu: DFMA PCB số hóa 
• Các công cụ tốt nhất cho kiểm tra DFM PCB 
• 6 lĩnh vực mà các buổi đánh giá thiết kế PCB của bạn nên tập trung vào 
• Các yêu cầu DFM/DFA trong kỹ thuật hệ thống