Thiết kế PCB Tốc độ Cao: "Nhanh" Có Nghĩa Là Nhanh Như Thế Nào?

Như đã đề cập trong một số blog trước, ngày nay, "PCB tốc độ cao" gần như là một thuật ngữ phổ biến trong ngành công nghiệp của chúng ta. Và, như đã trích dẫn, chúng tôi luôn nói rằng bất kể sản phẩm cuối cùng hay cách triển khai nào đi nữa, mỗi PCB đều được coi là tốc độ cao bởi vì công nghệ IC được tích hợp trong đó. Một vài năm trở lại đây, chúng tôi bắt đầu nói rằng điều quan trọng là tốc độ biên của các thành phần, hoặc cụ thể hơn, là sự kết nối giữa các cạnh của thành phần và bảng mạch. Đó thực sự là cách chúng tôi đến với cái tên cho doanh nghiệp của mình, Speeding Edge. Đó là sự kết hợp của các thuật ngữ "bleeding edge" và "high-speed edge rates" như được thể hiện bởi các kết nối thành phần trên PCB.

Đáng giá để xem xét lại ý nghĩa của thuật ngữ "tốc độ cao" đã thay đổi như thế nào qua các năm. Bài viết này sẽ thảo luận về lịch sử của PCB tốc độ cao, chúng ta thực sự có ý nghĩa gì khi nói một thiết bị PCB là tốc độ cao và một số quy tắc ngón tay cái được áp dụng không phù hợp với quy trình thiết kế PCB tốc độ cao. Các nguồn thông tin quý giá về nguyên tắc thiết kế tốc độ cao cũng sẽ được thảo luận.

Sự Ra Đời và Phát Triển của PCB Tốc Độ Cao

Các PCB tốc độ cao thực sự đã xuất hiện từ lâu, trở lại từ thời kỳ máy tính lớn được thiết kế và xây dựng bởi các công ty như IBM và Cray. Nhưng đó chỉ là một phân khúc khá biệt lập so với phần còn lại của ngành công nghiệp PCB. Đối với phần còn lại của thế giới, tốc độ cao trở thành một vấn đề đáng quan tâm vào đầu những năm 80 khi TTL trở nên đủ nhanh đến mức các đường truyền trở nên dài. Và đó là cách chúng ta định nghĩa tốc độ cao liên quan đến tính toàn vẹn của tín hiệu; một PCB được coi là tốc độ cao khi các đường truyền tín hiệu dài so với thời gian tăng, và một đường truyền trở nên dài khi tín hiệu có thể phản xạ từ đầu mở và gây ra vấn đề.

Về mặt toán học chính xác, nếu thời gian tăng là một nanogiây, mọi đường truyền dài 3 inch hoặc hơn có thể thất bại do phản xạ. Lưu ý: 3 inch=7.5 cm và 6 inch=15 cm. Bạn chuyển đổi thời gian tăng thành chiều dài bằng cách tìm ra vận tốc của đường truyền. Trong PCB, điều này tương đương khoảng 6 inch cho mỗi nanogiây. Đây là điểm xuất phát. Và, tần suất xuất hiện hoặc tốc độ đồng hồ không ảnh hưởng đến việc xác định này.

Như Lee Ritchey, Chủ tịch và Người sáng lập Speeding Edge, đã nhận xét, “Tôi đã thấy các thiết kế thất bại trên dòng ‘khởi động lại khi cấp điện’. Điều này xảy ra khi bạn bật nguồn. Mọi người thường coi đây là không quan trọng vì nó không xảy ra thường xuyên. Thế giới có thói quen đánh giá nhanh chóng dựa trên tần số đồng hồ và đó là lúc họ gặp rắc rối.”

Như một ví dụ, vài năm trước chúng tôi đã khắc phục một máy đo oxy trong máu bằng xung đã thất bại. Công ty thiết kế sản phẩm đã xác định rằng sản phẩm “chậm” vì nó có đồng hồ 1MHz. Nhưng nó không hoạt động vì phần bộ nhớ của thiết kế có thời gian tăng lên 350 picogiây.

Vậy chúng ta đang ở đâu bây giờ? Dữ liệu cuối cùng mà chúng tôi xem từ Micron Technology về các thành phần bộ nhớ của họ cho biết cạnh chậm là 100 picogiây và cạnh tiêu chuẩn là 50 picogiây. Cạnh nhanh không được chỉ định. Nếu chúng ta bắt đầu với một nanogiây, cạnh chậm là 1/10 của điều đó, có nghĩa là cho cạnh chậm, một đường dài 3/10 inch có thể thể hiện sự thất bại do phản xạ. Trong kịch bản này, không có sản phẩm nào không nhanh mặc dù tần số đồng hồ.

Ngày nay, các nhà thiết kế sản phẩm vẫn gặp rắc rối khi họ cho rằng chỉ vì các triển khai sản phẩm cuối cùng của họ không "nhanh" thì theo mặc định, điều đó có nghĩa là sản phẩm không phải là tốc độ cao. Và có năm lĩnh vực mà mọi người thường mắc phải sai lầm. Bao gồm:

• Không tuân theo các quy tắc về tính toàn vẹn tín hiệu. Điều này bao gồm không kiểm soát trở kháng, không sử dụng các kết thúc phù hợp và sử dụng ghi chú ứng dụng như hướng dẫn thiết kế. Rất nhiều lý do cho các thiết kế thất bại bắt đầu với "Tôi đã tuân theo ghi chú ứng dụng, sản phẩm không hoạt động." (Nhiều ghi chú ứng dụng không chứa lời khuyên hợp lệ về tính toàn vẹn tín hiệu.)

• Có rất nhiều ý tưởng sản phẩm công nghệ đến từ những người không hiểu các quy tắc kỹ thuật

• . Trong 30 năm qua, đã có rất nhiều ý tưởng sản phẩm xuất phát từ các kỹ sư khoa học máy tính không có bất kỳ đào tạo nào về tính toàn vẹn tín hiệu.

• Lấy một đống quy tắc ngón tay cái và áp dụng chúng vào quá trình thiết kế mà không hiểu cách mọi thứ thực sự hoạt động.

• Và, như đã được ghi chú trong một số bài viết trước, trong các thiết kế tốc độ cao, thách thức lớn nhất và quan trọng nhất hiện nay là thiết kế một Hệ thống Phân phối Nguồn (PDS) hoạt động đúng cách.

Những Quy Tắc Xấu

Khi nói đến các yếu tố cần xem xét trong thiết kế tốc độ cao, một số vấn đề lớn nhất xuất phát từ việc sử dụng các quy tắc ngón tay không có cơ sở trong các phương pháp kỹ thuật tốt. Ba quy tắc phổ biến nhất liên quan đến thiết kế PCB tốc độ cao là:

• Quy tắc 20H

• Quy tắc 3W

• Quy tắc vias khâu

Quy tắc 20H

Quy tắc 20H là một trong số khoảng một tá quy tắc được tạo ra vào đầu những năm 90. Quy tắc này cho rằng nếu bạn lùi Vdd so với mặt đất một khoảng bằng 20 lần khoảng cách hoặc “H” (tức là chiều cao giữa hai mặt phẳng), bạn sẽ giảm được EMI. Quy tắc này đã được thử nghiệm tại hai trường đại học khác nhau bởi các sinh viên, những người đã xây dựng các bảng thử nghiệm để xác định tính hợp lệ của quy tắc. Một bảng thử nghiệm được xây dựng với Vdd và mặt đất ở cùng một mức, trong khi bảng kia được xây dựng sử dụng quy tắc 20H. Cặp mặt phẳng được kích thích bằng một máy phát RF và kiểm tra bằng một đầu dò gần trường để xác định xem có EMI nào thoát ra từ mép hay không. Điều đầu tiên được học là lượng bức xạ thoát ra quá nhỏ đến mức nó sẽ không bao giờ gây ra vấn đề EMI. Hơn nữa, lượng bức xạ nhỏ thoát ra còn tồi tệ hơn khi áp dụng quy tắc 20H so với khi Vdd và mặt đất ở cùng một mức. Các bài báo liên quan đến những thử nghiệm này là Tài liệu tham khảo 2 và 3 ở cuối bài viết này.

Quy tắc 3W

Quy tắc này, dựa trên một quyết định tùy ý khác, quy định rằng để kiểm soát nhiễu chéo giữa các đường dẫn song song được đặt trên cùng một lớp, cần phải giữ một khoảng cách tối thiểu giữa tâm của các đường dẫn là 3-W. Điều cần nhớ là nhiễu chéo không phải là một chức năng của chiều rộng đường dẫn. Thay vào đó, đó là sự tương tác không mong muốn giữa các dây tín hiệu hoặc các đường dẫn di chuyển song song (còn được gọi là sự ghép nối), và nó là một chức năng của hai yếu tố:

• Khoảng cách giữa hai cạnh là bao xa?

• Độ cao của các đường dẫn so với mặt phẳng gần nhất là bao nhiêu?

Cách duy nhất để xác định hai yếu tố này là thông qua việc sử dụng một bộ mô phỏng. Đây là một phân tích rất đơn giản mà mất khoảng hai phút để thực hiện. Tuy nhiên, điều quan trọng cần lưu ý là cho đến khi bạn biết được dòng nạn nhân có thể chịu đựng được bao nhiêu nhiễu ghép, bạn không thể bắt đầu quá trình phân tích.

Stitching Vias

Như đã đề cập trong blog của tôi về dây bảo vệ (Guard Traces: Hit or Myth?), người ta cho rằng vias may vá có thể kiểm soát sự nhiễu chéo và tạo thành rào cản cho trường điện từ. Vias may vá được thực hiện bằng cách đặt một dây bảo vệ giữa hai dây khác và sau đó định kỳ đặt một via từ dây đến tấm mặt đất phía dưới. Sự thật là nếu việc sử dụng vias may vá là bắt buộc để một sản phẩm hoạt động, thì không có sản phẩm Internet nào ngày nay—máy chủ, cầu nối và bộ định tuyến—có thể được sản xuất. Về mặt cơ khí, đơn giản là không có đủ không gian để tách biệt hàng ngàn dây dẫn có trong những sản phẩm này.

Và, như Lee Ritchey đã nói, “Tôi đã phát hiện ra rằng mọi quy tắc hợp lệ đều có một chứng minh đơn giản. Nếu người trích dẫn quy tắc không thể đưa ra chứng minh, bạn không nên sử dụng nó.”

Thông Tin Có Phần Đúng

Một trong những thách thức mà chúng ta đang đối mặt trong ngành là sự tràn lan của thông tin sai lệch đang lưu hành trên các phương tiện công cộng khác nhau (các ấn phẩm thương mại, Internet, sách của những "chuyên gia" tự xưng). Thách thức thực sự là trong những nguồn thông tin này, đôi khi lại có rất nhiều thông tin chính xác nhưng lại đi kèm với thông tin không chính xác. Khó khăn nằm ở việc phân biệt giữa thông tin bạn có thể tin tưởng và thông tin bạn không thể tin tưởng.

Có hai diễn đàn thông tin thực sự tốt có sẵn chứa các quy tắc thiết kế hợp lệ: Cơ sở dữ liệu diễn đàn IEEE và bộ phản xạ SI-LIST. SI-List được khởi xướng vào năm 1994 với 30 thành viên là thành viên sáng lập của danh sách email. Thông qua nó, các kỹ sư có thể đăng câu hỏi, trả lời câu hỏi, tham gia vào các cuộc tranh luận hoặc lắng nghe "cuộc trò chuyện".

Để đăng ký vào SI-List, truy cập http://www.freelists.org/webpage/silist. Để xem lưu trữ các bài đăng, truy cập: https://www.freelists.org/archive/si-list/

IEEE cung cấp quyền truy cập vào các ấn phẩm, hội nghị, tiêu chuẩn công nghệ và các hoạt động chuyên nghiệp và giáo dục nhằm thúc đẩy sự phát triển của các ngành kỹ thuật. Bạn có thể tham gia IEEE như một chuyên gia kỹ thuật hoặc như một sinh viên.

Nhờ vào công nghệ được tích hợp trên đó, mỗi PCB được thiết kế ngày nay đều là tốc độ cao. Hiểu được tốc độ cao là gì và thông tin nào tạo nên một phương pháp thiết kế tốc độ cao hợp lệ sẽ đảm bảo rằng bạn đang tạo ra một sản phẩm sẽ hoạt động đúng ngay từ lần đầu tiên.

Tham khảo

1. Ritchey, Lee W. và Zasio, John J., “Đúng Ngay Lần Đầu, Một Sổ Tay Thực Hành về Thiết Kế PCB và Hệ Thống Tốc Độ Cao, Tập 1 và 2.”

2. “Ảnh hưởng của Quy tắc 20-H và Việc Sử dụng Via Chắn đối với Bức xạ Điện từ từ Các Bảng Mạch In,” Huabo Chen, Thành viên Sinh viên, IEEE, và Jiayuan Fang, Thành viên Cao cấp, IEEE Khoa

3. Kỹ thuật Điện, Đại học California tại Santa Cruz, Santa Cruz, CA 95064. “Bức xạ từ Hiệu ứng Cạnh trên Các Bảng Mạch In (PCBs)”, Tiến sĩ Zorica Pantic-Tanner & Franz Gisin, bài thuyết trình tại cuộc họp hàng tháng của Chi hội EMC của IEEE tại Thung lũng Santa Clara, tháng 5, 2000.

Bạn có muốn tìm hiểu thêm về cách Altium có thể giúp bạn với thiết kế PCB tiếp theo của mình không? Nói chuyện với chuyên gia tại Altium hoặc khám phá thêm về các công cụ thiết kế tốc độ cao tốt nhất trong Altium Designer^®.