Cách Giảm Điện dung Nhiễu trong Bố Cục PCB

Nhiễu trong hệ thống điện tử xuất hiện dưới nhiều hình thức. Dù là nhiễu nhận được từ nguồn bên ngoài hay là sự chuyển giao giữa các khu vực khác nhau trên bản mạch in PCB, nhiễu có thể được nhận một cách không chủ ý qua hai phương pháp: dung kháng nhiễu và cảm kháng nhiễu. Cảm kháng nhiễu khá đơn giản để hiểu và chẩn đoán, cả từ góc độ nhiễu chéo và từ việc ghép nối nhiễu ngẫu nhiên giữa các phần khác nhau của một bảng mạch.

Dung kháng nhiễu không nhất thiết khó xử lý hơn, nhưng nó đòi hỏi sự hiểu biết về cách hình dạng bố trí PCB sẽ ảnh hưởng đến dung kháng tương hỗ. Trong các hệ thống hoạt động ở tần số cao hoặc nơi các nút dV/dt cao có thể tạo ra sự ghép nối nhiễu dung kháng, một số lựa chọn bố trí PCB đơn giản có thể giúp bạn giảm dung kháng nhiễu. Trong bài viết này, tôi sẽ mô tả chung cách giảm dung kháng nhiễu và cung cấp một số ví dụ trong việc định tuyến tần số cao, cũng như trong một bộ chuyển đổi chuyển mạch.

Xác định và Giảm Dung Kháng Nhiễu

Mặc dù không có công thức đơn lẻ nào cho dung kháng nhiễu, nó có một định nghĩa chung:

• Dung kháng nhiễu là dung kháng không chủ ý (và thường không mong muốn) tồn tại giữa hai cấu trúc dẫn điện được tách biệt bởi một chất cách điện.

Đôi khi, dung lượng không mong muốn này thực sự có lợi, và trong những trường hợp như vậy, chúng ta không sử dụng thuật ngữ "parasitic" để mô tả nó. Lấy ví dụ như cặp mặt đất và mặt nguồn; cấu trúc đơn giản này giúp cung cấp một kho dự trữ điện tích lớn để hỗ trợ các thành phần tốc độ cao với số lượng I/O cao do dung lượng vốn có của nó. Một ví dụ khác sẽ là trong một đường dẫn sóng đồng mặt, nơi bạn cơ bản tận dụng dung lượng parasitic để thiết lập trở kháng của kết nối nội bộ với một giá trị yêu cầu.

Trong một PCB, dung lượng parasitic có thể xuất hiện cơ bản ở bất cứ đâu. Hãy xem xét bố cục dưới đây; Tôi đã chỉ ra một số khu vực nơi dung lượng parasitic nổi bật. Điều này chỉ hiển thị dung lượng được tạo ra trên lớp trên cùng, nhưng có thể có dung lượng trên bất kỳ lớp nào.

Như định nghĩa trên đã gợi ý, dung lượng parasitic xuất hiện giữa bất kỳ cặp dẫn điện nào được tách biệt bởi một chất điện môi, và chúng ta có thể nhanh chóng xác định nhiều khu vực nơi dung lượng parasitic xuất hiện trong ví dụ trên. Bất cứ khi nào bạn có dung lượng parasitic trong bố cục PCB, nó có thể xuất hiện theo hai cách:

• Như dung lượng tự, xuất hiện như một dung lượng không mong muốn cao giữa một dẫn điện và một dẫn điện khác (thường là GND).
• Dung lượng tương hỗ giữa hai cấu trúc dẫn điện mà mỗi cấu trúc đều được tham chiếu đến một cấu trúc dẫn điện thứ ba; đây thực sự là hình thức dung lượng gây ra sự ghép nối điện dung giữa hai đường dẫn.

Tại sao dung lượng nhiễu cao lại quan trọng? Điều này quan trọng bởi vì, bất cứ khi nào có một sự thay đổi tiềm năng giữa hai dẫn điện được ghép nối điện dung, điều này gây ra một số dòng dịch chuyển chảy trên mỗi dẫn điện. Đây là một hình thức nhiễu chéo mà các nhà thiết kế nên quen thuộc. Thông thường, khi một tín hiệu chuyển mạch gây ra tín hiệu của nó trên một đường dẫn bị ảnh hưởng, chúng ta gọi đó là nhiễu chéo, nhưng cùng một cơ chế có thể gây ra tiếng ồn trên bất kỳ cấu trúc nào khác khi có một số dung lượng nhiễu.

Mặc dù bạn không bao giờ có thể loại bỏ hoàn toàn nó, nhưng có một số trường hợp nơi nó có lợi để cố gắng giảm bớt nó. Để xem một số chiến lược về cách giảm dung lượng nhiễu, việc nhìn vào một số ví dụ sẽ hữu ích.

Ví dụ: Các nút dV/dt cao trong một Bộ Điều Chỉnh Chuyển Mạch

Phần ví dụ về một bộ điều chỉnh dưới đây minh họa vị trí của một nút dV/dt mạnh, cũng như lý do tại sao bố trí này sẽ có sự ghép nối lớn hơn vào vòng lặp phản hồi của nó thay vì với bất kỳ phần nào gần đó của hệ thống. Trong một bộ điều chỉnh chuyển mạch, nút dV/dt xuất hiện ở đầu ra từ giai đoạn chuyển mạch, nhưng trước giai đoạn chỉnh lưu/lọc. Trong ví dụ dưới đây, nút SW_OUT là nút dV/dt cao của chúng tôi được điều khiển bởi tín hiệu PWM.

Nút này có một số dung lượng nhiễu xạ tới khu vực đất gần đó. Nếu có một số linh kiện hoặc mạch khác gần đó, dung lượng nhiễu xạ tới các mạch này sẽ gây ra tiếng ồn chuyển mạch xuất hiện trong các mạch đó. Đất gần đó có ích một chút, nhưng thực sự ngăn chặn sự ghép nối tiếng ồn là tụ điện được kết nối từ SW_OUT trở lại chip điều chỉnh. Tụ điện lớn này cung cấp một đường dẫn trở kháng thấp cho tiếng ồn chuyển mạch dV/dt cao trở lại phía cao của giai đoạn chuyển mạch, hiệu quả ngăn chặn đầu ra giai đoạn chuyển mạch khỏi GND.

Chiến lược khác giúp giảm dung kháng nhiễu giữa SW_OUT và một đường mạch hoặc mạch gần đó là tận dụng lớp GND ở lớp tiếp theo. Đưa lớp GND lại gần nút dV/dt cao hơn sẽ giảm dung kháng tương hỗ bằng cách tạo ra sự kết hợp mạnh mẽ hơn của trường điện với GND so với sự kết hợp với một nút khác trong bố trí PCB. Nói cách khác, bạn sẽ ưu tiên một điện môi mỏng hơn giữa L1 và L2 trên bo mạch này.

Ví dụ: Dung Kháng Tương Hỗ Giữa Hai Đường Mạch

Dung kháng nhiễu là một trong hai loại kết hợp (loại kia là từ kháng) giữa các đường mạch, nơi mà tín hiệu trên một đường mạch có thể tạo ra nhiễu trên một đường mạch khác. Ở các tần số cao hơn, điều này được chi phối bởi dung kháng tương hỗ. Trong bố trí PCB, giả sử bạn đã điều hướng qua một khu vực GND như là phương pháp tốt nhất, bạn cơ bản có hai lựa chọn để giảm loại dung kháng nhiễu này:

• Đưa mặt đất lại gần các đường dẫn hơn trong khi làm cho các đường dẫn hẹp lại (mục tiêu trở kháng cố định)
• Tăng khoảng cách giữa các đường dẫn

Hầu như mọi khuyến nghị bạn tìm thấy về việc giảm nhiễu chéo đều khuyên bạn nên chọn lựa thứ 2, nhưng lựa chọn thứ 1 thực sự cũng hiệu quả không kém. Điều này là bởi vì nó đưa điện tích/ dòng điện ảnh trong mặt đất (GND) lại gần với đường dẫn hơn. Điều bạn không nên làm là thử một cái gì đó như đường dẫn bảo vệ nối ngắn vì điều này sẽ tạo ra dung kháng nhiễu không mong muốn với GND, và nó thực sự có thể tăng nhiễu chéo trong một số cấu hình.

Tóm tắt

Đối với hình thức dung kháng nhiễu tự thân, bạn cần phải tách các dẫn điện ra hoặc làm cho các dẫn điện nhỏ hơn. Đối với hình thức dung kháng nhiễu lẫn nhau, bạn cần giảm sự kết hợp bằng cách tăng dung kháng tự thân lên cao hơn nhiều so với dung kháng lẫn nhau. Trong ví dụ trên, chúng ta thấy rằng chỉ cần đưa mặt đất lại gần với các đường dẫn có dung kháng nhiễu lẫn nhau đã đáng kể giảm dung kháng lẫn nhau của chúng mà không cần thay đổi gì khác đối với các dẫn điện trong bố trí PCB.

Sau khi bạn đã xác định được các mạch quan trọng nơi dV/dt có thể tạo ra dòng điện ồn ào xung quanh bố cục của bạn, bạn có thể thực hiện những thay đổi chính xác cho bảng mạch sử dụng công cụ CAD trong Altium Designer®. Bạn và đội của mình sẽ có thể duy trì hiệu suất làm việc và hợp tác hiệu quả trên các thiết kế điện tử tiên tiến thông qua nền tảng Altium 365™. Mọi thứ bạn cần để thiết kế và sản xuất điện tử tiên tiến đều có thể tìm thấy trong một gói phần mềm.

Chúng tôi chỉ mới khám phá bề mặt của những gì có thể thực hiện với Altium Designer trên Altium 365. Bắt đầu dùng thử miễn phí Altium Designer + Altium 365 ngay hôm nay.