Cuộc tranh luận về "Quy tắc Ngón tay Cái" và Hướng dẫn Thiết kế Bản mạch In (PCB) tiếp tục nóng lên

Đến ngày nay, tôi vẫn thấy nhiều "quy tắc ngón tay cái" trong bố trí PCB mà lần đầu tiên trở nên phổ biến gần 20 năm trước. Liệu những quy tắc này vẫn luôn luôn áp dụng? Câu trả lời là "có thể." Nhiều cuộc trò chuyện bạn sẽ thấy trên các diễn đàn về quy tắc thiết kế PCB trở nên mơ hồ trong một cuộc thảo luận luôn/đừng bao giờ, khiến một số nhà thiết kế sử dụng hoặc bỏ qua các quy tắc thiết kế phổ biến trong những tình huống mà chúng có thể không áp dụng. Trong một số trường hợp, điều này sẽ không khiến cho bảng mạch thất bại. Như một số cựu binh thiết kế PCB đã nói, bảng mạch có thể hoạt động tốt chỉ là một tai nạn.

Cuộc thảo luận xung quanh các quy tắc bố trí PCB không phải là những quy tắc này đúng hay sai. Vấn đề là cuộc thảo luận xung quanh những quy tắc này thường thiếu bối cảnh, dẫn đến loại thảo luận luôn/đừng bao giờ như đã thấy trong một số diễn đàn phổ biến. Mục tiêu của tôi trong bài viết này là truyền đạt bối cảnh đằng sau các quy tắc thiết kế PCB phổ biến. Hy vọng, điều này sẽ minh họa khi nào các quy tắc khác nhau này áp dụng và khi nào chúng nên được tránh.

Các Quy Tắc Bố Trí PCB Phổ Biến

Không chần chừ nữa, hãy phân tích một số quy tắc bố trí PCB phổ biến và xem liệu chúng ta có thể cung cấp một số bối cảnh hữu ích đằng sau những quy tắc thiết kế này.

Định Tuyến Vuông Góc

Tôi đã thảo luận về quy tắc ngón tay cái cụ thể này trong một bài viết gần đây, vì vậy tôi chỉ lặp lại những điểm quan trọng ở đây. Quy tắc định tuyến vuông góc nêu rằng các đường dẫn trên các lớp tín hiệu liền kề nên được định tuyến theo các hướng vuông góc với nhau để loại bỏ sự cảm ứng chéo giữa các đường dẫn trên những lớp liền kề này. Ở tần số cao, bạn sẽ thấy rằng sự cảm ứng chéo do điện dung bắt đầu chiếm ưu thế, tạo ra các đợt dòng điện giữa các đường dẫn vuông góc.

Ở thời gian tăng trưởng thấp và tần số thấp (ít hơn vài GHz), sẽ không có sự cảm ứng chéo do điện dung đáng kể giữa các đường dẫn vuông góc trên các lớp liền kề. Ở tần số cao trong các bảng mạch RF (vài chục GHz), sự cộng hưởng hốc trong sợi dệt và giữa các cấu trúc dẫn điện không nối đất sẽ tạo ra sự cộng hưởng điện từ mạnh ở các tần số cụ thể. Điều này sau đó có thể gây ra sự cảm ứng chéo mạnh giữa các lớp tín hiệu, ngay cả khi các đường dẫn trong mỗi lớp được định tuyến vuông góc.

Lựa chọn tốt hơn ở bất kỳ tần số nào là đơn giản chỉ cần tách các lớp tín hiệu bằng các lớp mặt đất. Điều này đặc biệt đúng với các PCB hiện đại, chạy ở tốc độ cạnh/tần số cao đơn giản chỉ vì các họ logic được sử dụng trong các IC hiện đại. Nếu bạn nghi ngờ rằng bạn sẽ ổn khi sử dụng định tuyến dấu vết vuông góc, bạn vẫn nên thực hiện mô phỏng nhiễu chéo cơ bản với các dấu vết vuông góc và kiểm tra xem nhiễu chéo có phá vỡ biên độ nhiễu của bạn không. Hãy chắc chắn cẩn thận lập kế hoạch cho đường dẫn trở lại của bạn nữa, vì đây là một trong những vấn đề chính với việc định tuyến dấu vết vuông góc.

PCB Layout

An integrated PCB editor along with real-time connection to multiple domains.

Explore Solutions

Các Via Giảm Nhiệt

Đây là một trong những cuộc tranh luận kiểu ‘luôn luôn/không bao giờ’ cổ điển. Một nhà thiết kế sẽ nói rằng họ không bao giờ sử dụng các via giảm nhiệt, và họ chưa bao giờ gặp vấn đề hàn hoặc lắp ráp. Trong khi đó, một nhà thiết kế khác sẽ tuyên bố rằng các via giảm nhiệt nên luôn được sử dụng trên mọi kết nối mặt đất. Vậy ai đúng?

Cả hai bên đều đúng trong các tình huống khác nhau. Nếu bạn đang hàn bằng tay, bạn có thể tăng nhiệt độ của mỏ hàn để bù đắp sự phân tán nhiệt vào lớp mặt phẳng. Ngược lại, nếu nhà lắp ráp của bạn sẽ sử dụng hàn sóng, thì bạn cần có vias giảm nhiệt để ngăn chặn sự dịch chuyển linh kiện, các mối hàn lạnh và tombstoning. Quan điểm của tôi là bạn nên chấp nhận và sử dụng vias giảm nhiệt bất kể trường hợp nào.

Định tuyến Góc Vuông trong

Quy tắc ngón tay cái này có lẽ là quy tắc mà mọi người đều ghét. Đến ngày nay, tôi vẫn thấy các nhà thiết kế tuyên bố rằng không bao giờ nên sử dụng các đường dẫn góc vuông dưới bất kỳ hoàn cảnh nào. Lý do bao gồm những điều vô lý, như electron không thể rẽ góc 90 độ tại góc của đường dẫn, tuy nhiên những nhà thiết kế này lại bỏ qua các góc 90 độ tại vias. Lý do cũng là thực tế, như một đường dẫn ngắn hơn có thể được định tuyến với hai lần rẽ 45 độ so với hai lần rẽ 90 độ. Các giải thích khác cho quy tắc này nói rằng phần ngoài của tất cả các góc rẽ 90 độ phải được làm xéo. Cũng có vấn đề về bẫy axit, mặc dù điều này không phải là mối quan tâm với các chất tẩy rửa kiềm hiện đại.

Trừ khi bạn đang làm việc ở tần số 50 GHz trở lên (điều này chỉ áp dụng cho cộng đồng radar mmWave/5G vào thời điểm này), bạn sẽ không phải lo lắng về việc sử dụng các đường dẫn góc vuông. Thực tế, bạn có thể điều hướng ở bất kỳ góc độ nào bạn thích mà vẫn duy trì được kiểm soát trở kháng xuyên suốt kết nối. Quá trình này trở nên cực kỳ dễ dàng khi công cụ định tuyến PCB của bạn được tích hợp với một máy giải phương trình trường điện từ.

Bố Cục PCB: Quy Tắc ‘3W’

Thực ra đây là ba quy tắc. Phiên bản đầu tiên của quy tắc 3W nêu rằng khoảng cách giữa các đường dẫn liền kề nên ít nhất là 3 lần chiều rộng của các đường dẫn. Mục tiêu là để giảm thiểu từ trường giữa các đường dẫn. Lý lẽ đưa ra là việc giảm thiểu từ trường giữa các đường dẫn sẽ giảm thiểu sự cảm ứng chéo.

High-Speed PCB Design

Simple solutions to high-speed design challenges.

Learn More

Các biến thể của quy tắc này mà tôi đã đọc có vẻ bỏ qua thực tế là sức mạnh của sự cảm ứng chéo tỷ lệ với độ tự cảm của vòng lặp của đường dẫn gây nhiễu và đường dẫn bị nhiễu, điều này tỷ lệ với diện tích được bao phủ bởi cả hai đường dẫn. Nếu độ tự cảm của vòng lặp và diện tích được bao phủ bởi mỗi đường dẫn được làm nhỏ lại, thì các đường dẫn có thể được cách nhau ít hơn 3W. Giống như trường hợp với việc định tuyến vuông góc, bạn nên thực hiện một mô phỏng cảm ứng chéo cơ bản trong khi thay đổi khoảng cách giữa các đường dẫn của bạn.

Phiên bản khác của quy tắc 3W xuất hiện trong việc định tuyến dạng răng cưa để khớp chiều dài. Quy tắc này là giới hạn trên về kích thước của phần răng cưa, nhằm mục đích giảm thiểu sự không liên tục về trở kháng trong các cấu trúc khớp chiều dài này. Đọc thêm về phiên bản quy tắc 3W này trong bài viết gần đây này.

Cuối cùng, phiên bản thứ ba của quy tắc này liên quan đến khoảng cách giữa microstrips và lớp đồng gần đó, hoặc giữa striplines và lớp đồng gần đó. Quy tắc phân cách này quy định rằng khoảng cách giữa dấu vết và lớp đồng nên ít nhất là 3 lần chiều rộng của dấu vết để ngăn lớp đồng gần đó thay đổi trở kháng của đồng.

Như tôi đã thảo luận trong một bài viết gần đây và đã chỉ ra bằng một số mô phỏng đơn giản, quy tắc này quá thận trọng. Mặc dù việc tuân theo quy tắc này không nhất thiết làm hại thiết kế của bạn hoặc gây ra vấn đề về tính toàn vẹn tín hiệu, bạn chắc chắn có thể vi phạm quy tắc này ở một mức độ nào đó. Mức độ chính xác mà bạn có thể vi phạm quy tắc này phụ thuộc vào khoảng cách giữa chiều rộng dấu vết so với độ dày lớp, cũng như hằng số điện môi của vật liệu nền. Hãy xem bài viết được liên kết để xem cách tính toán này có thể được thực hiện như thế nào. Nếu bạn không muốn tính toán khoảng cách tối thiểu bạn có thể thiết lập trong các dải stripline hoặc microstrip của mình, bạn có thể tuân theo quy tắc 3W chỉ để an toàn.

Quy tắc ‘20H’

Quy tắc này xác định khoảng cách một mặt đất nên mở rộng bên dưới một mặt nguồn trong một PCB. Đầu tiên, bạn nên đặt một mặt nguồn cạnh mặt đất của nó trong một PCB hiện đại để đảm bảo đủ điện dung giữa các lớp và giảm dao động điện áp nguồn trong các bảng mạch tốc độ cao.

Easy, Powerful, Modern

The world’s most trusted PCB design system.

Explore Solutions

Một số nghiên cứu thực nghiệm về vấn đề này cho kết quả không nhất quán. Theo một nghiên cứu, phát thải RF từ các trường mép ở mức dưới khoảng 300 MHz có thể giảm được khoảng ~5 dBμV/m bằng cách tuân theo quy tắc 20H. Ở các tần số cao hơn tương ứng với các cộng hưởng bắt buộc trong cấu trúc sóng dẫn mặt đất-mặt phẳng nguồn, kết quả lại khác biệt rõ rệt. Phát thải RF được giảm ở một số tần số nhưng lại tăng ở các tần số khác, bất kể có tuân theo quy tắc 20H hay không. Thực tế, việc tuân theo quy tắc 20H chỉ đơn giản là thay đổi các tần số cộng hưởng, tất cả đều nằm trong phạm vi GHz.

Đây là kết luận: nếu băng thông tín hiệu của bạn dưới phạm vi GHz, thì bạn có thể sử dụng quy tắc 20H. Nếu không, dường như không có lợi ích chung nào; việc quy tắc 20H có giảm được phát thải RF từ các trường mép hay không phụ thuộc vào băng thông tín hiệu.

Đọc thêm về Quy tắc Bố trí PCB

Hãy xem những bài viết khác về quy tắc thiết kế PCB:

• 5 Nguyên Tắc Thiết Kế PCB Mà Mọi Nhà Thiết Kế PCB Cần Biết
• 7 Quan Niệm Sai Lầm Phổ Biến về Thiết Kế PCB
• Lời Khuyên Tệ Nhất Mà Chúng Tôi Từng Nghe Về Thiết Kế PCB

Dù bạn quan tâm đến quy tắc thiết kế PCB nào hay tiêu chuẩn ngành nào, bạn có thể định nghĩa chúng như là các quy tắc thiết kế trong Altium Designer^®. Môi trường thiết kế thống nhất trong Altium Designer tích hợp dữ liệu thiết kế của bạn với các công cụ định tuyến và bố trí, và công cụ thiết kế của bạn sẽ kiểm tra bo mạch của bạn so với các quy tắc thiết kế khi bạn xây dựng bố trí. Bạn cũng sẽ có một bộ công cụ đầy đủ để chạy mô phỏng tính toán tín hiệu và chuẩn bị sản phẩm mới của mình cho việc sản xuất.

Bây giờ bạn có thể tải về bản dùng thử miễn phí của Altium Designer và tìm hiểu thêm về các công cụ bố trí, mô phỏng và lập kế hoạch sản xuất tốt nhất trong ngành. Nói chuyện với một chuyên gia Altium hôm nay để tìm hiểu thêm.