PCB和封装设计，适用于224G PAM-4信道

截至2023年和2024年，数据中心架构中数据速率的下一次翻倍将我们带到了每个串行数据通道224 Gbps。这种数据速率的翻倍不是通过直接加倍时钟实现的，而是通过更高阶的4级脉冲幅度调制（PAM-4）加倍波特率。采用PAM-4的决定是必要的，以便在不扩展所需的信道带宽的情况下扩展数据速率。

我们正在见证高速串行链路发展中的一个有趣时期，其中二进制RZ/NRZ信号在超过112 Gbps的数据速率时不再有用。使用112G RZ/NRZ信号需要56 GHz的带宽，并且在这个速率下加倍时钟将需要加倍带宽，超出PCB和封装所能支持的范围。PCB互连和封装互连是高速串行链路中的两个主要带宽限制因素。

现在，如果你突然发现自己或你的公司正在PCB或封装上处理224G通道，本文将向你展示这些通道在物理上和信号完整性方面的样子。通过本文，你还将理解为什么我们已经达到了一个极限，我们不能再简单地增加时钟速率以获得更高的数据速率。

56 GHz的宽带通道设计

目前正在开发的224G产品类使用PAM-4，或具有四个信号级别的比特流。这相当于每个单位间隔（UI）传输两个比特。这设置了所需的信道带宽和接收器带宽至少为56 GHz，就回波损耗和插入损耗而言。

PCB中通道设计的整个目标是保持TEM模式传播直到尽可能高的频率，至少超过56 GHz的奈奎斯特频率。相关目标是确保尽可能低的群延迟色散，因为这将最小化相位失真并最小化信号边沿速率失真。当使用低Dk/Df基材材料时，在高频下有三个主要的带宽限制因素。

• 非TEM模式的激发 - 由Dk和几何形状决定
• 由于铜粗糙度产生的电感导致的阻抗不匹配 - 由几何形状和铜决定
• 过度的群延迟色散 - 由频率函数中Dk的变化引起

对于绝大多数接口，您无需担心大多数PCB中的非TEM模式传播。这是因为非TEM模式传播直到大约50-100 GHz才开始，这取决于传输线的几何形状和基板的Dk值。直到最近，数字世界才不得不面对这一挑战，正如我们在射频世界中所见。 

我们为什么要关心TEM与非TEM模式传播？原因是，在某个高频率下，第一个TE或TM模式将被宽带信号激发。就在那个频率，由于新模式的激发并开始沿传输线传播，会出现一个大的阻抗不连续性。正是在对应TE或TM模式激发的频率处，这个大的阻抗不连续性是56 GHz下的一个主要带宽限制因素。这就是为什么56 GHz传输线通常是HDI，并且会使用更小的宽度和介电厚度。

• 了解更多关于提供非TEM传播的模式选择性传输线。

在设计宽带TEM传输线时，我们可以使用几个信号完整性指标来表征其在宽带宽上的性能。通常，这些包括（按重要性排序）：

• 回波损耗和插入损耗
• 脉冲响应
• 眼图和BER
• COM和ILD

通常，您首先开始查看通道合规性的地方是S参数。如下所示，对于高达56 GHz的通道，我们希望的S参数是所有频率下的回波损耗低于-10 dB。在IC基板/封装中也希望有相应的低损耗。

这种对高速数字通道的资格认证通常在大约3到5 GHz以上的任何地方都是必需的。由于PCB和封装中的长度尺度，这是小结构如焊盘、通孔和BGA上的球开始在输入阻抗中产生明显偏差的频率范围。 

现在我们知道了设计要求，让我们来看看影响至少提供56 GHz带宽的封装和PCB设计的各种因素。

元件应该放在哪里？

具有串行链接的224G架构需要元素之间的紧密布置。在封装中，事物显然非常紧密。在PCB上，我们有三种可能的架构可以使用。

封装和PCB上的通道越是损耗，接收封装就必须离发送封装越近。组件最常以近芯片或封装内模块的形式出现，以完成所需的互连。将这些元素放置得更近可以减少总插入损耗，但这会导致通道变为回波损耗主导。

为了保持系统回波损耗主导，材料和垂直过渡是主要问题，尽管大多数人真的不明白为什么。在这些频率下，材料确实很重要，因为插入损耗，这是我们在Dk值、铜粗糙度和走线长度之间存在相互作用的一个原因。

走线长度、Dk值和铜粗糙度

PCB层压板或封装基板材料的低Dk值至关重要，原因有二：

• 它们允许在更薄的层上使用更宽的走线
• 低Dk值在给定几何形状中增加了TEM截止频率

第一点减少了皮肤效应，从而扩展了带宽。它还减少了差分串扰。要查看支持这些结果的仿真数据，请查看关于差分串扰的另一篇文章。我在本文的一组图表中计算了这两个数量，并在下面的表格中总结了效果。

铜粗糙度以两种方式成为带宽限制因素：

• 在低损耗角层压板上，铜粗糙度是主要的损耗机制
• 铜粗糙度增加了随频率增加的阻抗的感性分量

这两种效应都导致封装和PCB上的互连需要相当短。第二种效应是在56 GHz范围内的非常高频率下，传输线阻抗匹配非常困难的主要原因之一，另一个因素是Tx或Rx封装/缓冲器中的寄生元件。

所以显然，我们更倾向于较低的Dk值和更平滑的铜。较低的Dk值允许使用更薄的层和更宽的走线，因此它有助于克服铜损耗。这进而减少了由于皮肤效应导致的阻抗的感性贡献，并且它有助于扩展在回波损耗谱中看到的带宽限制。它还增加了BGA封装和PCB上通过过渡的圆柱谐振频率，从而扩展了TEM带宽。这是在更高频率下需要较低Dk值的主要原因。

当回波损耗占主导时的损耗因素

当回波损耗占主导地位时，我们基本上需要移除沿着互连线路产生阻抗不匹配的任何元素，正如上文所述，包括更平滑的铜和较低的Dk值。在封装和PCB中，一个主要的回波损耗因素是通过过孔的垂直过渡。PCB和封装使用过孔进行垂直过渡。封装仅将垂直过渡作为凸点到球的互连的一部分，最终到达BGA封装底部的球出口。

如果我们仅查看上述图中从封装到PCB的差分过孔的网格，我们已经可以挑选出许多需要在给定设计中包含和优化的可能参数。如果我们列出一个列表，我们将有以下内容：

• 过孔的钻孔直径
• 过孔的长度
• 焊盘直径
• 防焊盘直径
• 过渡中穿越的层数
• 过孔样式（盲孔、埋孔、通孔、跳过孔）
• 介电材料的Dk和Df值
• 每层的厚度
• 缝合过孔的数量及其位置

与用于设计传输线的三个参数相比，这是一个庞大的参数列表。这是在非常高频率下如此困难的原因之一。相比之下，即使在高达56 GHz的带宽下，传输线的设计也相当容易。

56 GHz下的传输线选项

在56 GHz下使用数字信号工作时，布线类型非常重要。设计师需要选择信号将以微带、带状线或共面波导配置进行布线。在PCB中，这些配置都是出于实际目的而可用的。在封装中，我们更常看到差分共面带状线波导配置，这被称为跳层布线。 下表展示了PCB和封装中差分对布线的不同选项。回想一下，我们正在处理以回波损耗为主导的通道，且布线往往很密集，使得串扰成为一个大问题。下面的选项显示了在皮肤效应阻抗贡献和串扰方面的各种优势。

上表比较了您在封装和PCB中会看到的各种选项。微带和带状线中使用的差分共面波导创建了一种同轴波导，可以具有非常高的带宽。这种共面波导路由与差分带状线路由之间的融合被称为跳层路由。

如何创建跳层路由

下面显示了跳层路由的横截面视图。跳层路由使用如图中三个面板所示的三个选项。这种路由风格的共同特征是沿着差分对放置的通孔栅栏。

如下图所示的顶视图给出了沿差分带状线的通孔栅栏的一般间距条件。这是您将看到的用于RF互连的单端共面波导的同类型间距条件。通过将通孔间距和间距紧密放置在一起，该结构近似于差分同轴结构。

通过孔围栏的另一个原因是为了限制差分对周围的电磁场，从而减少差分串扰。下面的数据显示，交错的跳层布线安排具有最低的差分串扰。通过在两个不同的层上交错，你增加了差分对之间的间距，这提供了更低的差分串扰。

上述内容展示了在IC基板内部用于112G和224G互连的封装样式。但是，当你需要设计一个也支持这些高频率下的宽带信号传输的PCB时，上述布线样式也是适当的。实际上，我们喜欢使用带状线布线，因为它可以抑制FEXT，所以使用跳层布线与带状线是有意义的。

224G PAM-4的层间转换

通过过孔的垂直转换由于我上面提到的原因而具有挑战性。不仅阻抗设计具有挑战性，而且还必须设计过孔以在层间转换时垂直保持TEM（横电磁）模式的传播。这是我们更喜欢使用紧密间距的HDI设计的另一个原因。

下面的数据显示了IC基板中的TEM截止频率作为BGA封装中球间距的函数。正如我们所见，在0.8 mm球间距的封装中，TEM传播在59 GHz时结束，并激发了一个更高阶模式，基本上为56 GHz通道留下了没有安全余地。这就是为什么我们更喜欢更小的球间距：这将增加TEM模式传播的截止频率。

有些比我更有经验的设计师会说，在差分对上使用缝合过孔是没有意义的，认为需要缝合过孔是一个神话。在这里，差分对上绝对需要缝合过孔，但原因不仅仅是为了提供某种回路路径。原因是因为它保证了TEM模式传播到逐渐更高的频率。当球间距以及因此缝合过孔间距更小时，TEM模式的截止频率更高。封装设计师多年来已经知道这一点，但是高速PCB领域的老一辈专家似乎不理解这个事实。

就像我们之前在跳层布线周围使用过孔一样，在我们的BGA封装的底面也有相同的设计。原因是它同样可以在TM带宽限制内减少差分串扰。这是旧一代高速设计师会说是无稽之谈的另一个点，但是VPX背板设计界已经知道这一点很多年了。封装设计师也理解这一事实，并且他们在球栅布局设计中实施了这一点。

更高级的调制技术是实现更高带宽的关键

在28 GHz Nyquist之上，或者实际上，在56 Gbps NRZ/RZ信号之上，TEM截止和粗糙度是主要的带宽限制因素。行业正在朝着使用亚Dk = 3的材料以及非常低的层厚度方向努力，以及更高级的处理技术，这将使封装和PCB中的TEM截止频率更高。然而，铜的粗糙度问题仍然存在，并且仅仅通过加倍时钟频率来加倍数据速率是不可能的。

因此，我预计下一次数据速率加倍将需要转向使用>4信号级别的更高级PAM。例如，使用PAM-8，你可以在每个UI传输3比特，而在448G通道中的Nyquist频率将是74.67 GHz。这种高阶调制可能是下一次数据速率加倍的关键；例如，PAM-16将使每个UI的数据速率加倍为4比特，并将使得仅使用56 GHz带宽的448G数据传输成为可能，但是会有高度压缩的噪声裕度。

无论哪种技术最终实现了下一次数据速率加倍，PCB设计师和封装设计师都可以使用Altium Designer®中的高级设计功能来创建这些系统以及更多。为了在当今的跨学科环境中实现协作，创新公司正在使用Altium 365™平台轻松共享设计数据并将项目投入生产。