Propagation Delay: Alles über CMOS-, ECL- und TTL-Ausbreitungsverzögerung in Hochgeschwindigkeits-PCBs 


Ich erinnere mich noch an den 386-Computer, den mir meine Eltern als Kind geschenkt haben. Er war nützlich, um einfache QBasic-Programme zu schreiben und stundenlang Computerspiele zu spielen, aber die Computer von heute lassen meinen 386er PC ziemlich alt aussehen.

Mit der Weiterentwicklung der Computerarchitektur und der Nachfrage nach moderneren Geräten wird der Propagation Delay (dt. Ausbreitungsverzögerung) in Logikschaltungen zu einem wichtigen Designer-Parameter in einer Reihe von Systemen. Insbesondere die TTL-Ausbreitungsverzögerung kann für Ihre Anforderungen zu lang sein, wenn Sie vorhaben, serielle Datenübertragungsraten von mehr als 100 Mbit/s zu erreichen.

In diesem Artikel erfahren Sie, was es mit dem Propagation Delay auf sich hat und welche Einflussfaktoren eine Rolle spielen.

Propagation Delay: eine Definition

Der Begriff "Propagation Delay" wird austauschbar mit einer Reihe anderer Begriffe und in verschiedenen Kontexten verwendet. Hier soll es jedoch um das Verhalten von Signalen auf Übertragungsleitungen gehen. Dabei ist der Propagation Delay (Ausbreitungsverzögerung) die Zeit, die ein digitales oder analoges Signal benötigt, um auf einer Übertragungsleitung von seiner Quelle zu seinem Ziel zu gelangen.

Diese Zeit wird auch als Übertragungsverzögerung oder Leitungsverzögerung bezeichnet. In der Mikrowellenbranche wird der Begriff Gruppenverzögerung verwendet, da diese mit der Gruppengeschwindigkeit einer Impulshüllkurve zusammenhängt, einem besonders wichtigen Parameter beim Umgang mit modulierten Analogsignalen.

In Logikschaltungen bezeichnet Propagation Delay jedoch etwas anderes: Hier hat er nichts mit der Zeit zu tun, die ein Signal benötigt, um vom Eingang zum Ausgang zu gelangen. Er bezieht sich vielmehr auf die Schaltzeit, d.h. die Zeit, die ein Signal benötigt, um zwischen den Zuständen EIN und AUS zu wechseln. Die Ausgangsspannung einer digitalen Schaltung schaltet nicht unmittelbar. Dies liegt an der geladenen Lastkapazität am Ausgang, der Gategeometrie, der Mobilität der Ladungsträger am Ausgang und anderer Eigenschaften der Transistoren in einem Logikgatter.

Es gibt einige Kompromisse zwischen Stromverbrauch und Propagation Delay bei TTL-Geräten. Die TTL-Ausbreitungsverzögerung beträgt 33 ns oder weniger, abhängig von der Unterfamilie. Hochgeschwindigkeits-TTL hat eine Verzögerung von bis zu 6 ns, obwohl diese Unterfamilie mehr Strom verbraucht als andere Untertypen. Ein guter Kompromiss ist ein Gerät, das Schottky-TTL mit geringer Leistung verwendet, da dies eine Verzögerung von ~10 ns und einen Stromverbrauch von ~2 W aufweist.

Ausbreitungsverzögerung von ECL vs. CMOS und TTL

Im Vergleich zu CMOS- (~100 ns Propagation Delay) und TTL-Geräten (~10 ns) ist ECL eine viel schnellere Architektur und wird häufig in der Computerarchitektur eingesetzt. ECL bietet eine Ausbreitungsverzögerung von ~1 ns, was es für GHz-Taktraten nützlich macht. Der Nachteil bei der Verwendung von ECL ist, dass es sich um eine rein bipolare Logikfamilie handelt, die mit einem erheblichen Stromverbrauch einhergeht. Obwohl ECL und fortschrittlichere Architekturen schnellere Datenraten bieten, ist CMOS mit Taktraten von bis zu 4 GHz immer noch der Eckpfeiler von VLSI.

ECL-Geräte sind in der Regel für den Betrieb mit kleinen Signalschwankungen zwischen EIN- und AUS-Zuständen ausgelegt und haben eine entsprechend kleine Noise Margin. Im Gegensatz zu TTL- und CMOS-Logikschaltungen zieht ECL keine Stromspitzen aus der Stromversorgung. Da der aus der Stromversorgung entnommene Strom während des Schaltens konstant bleibt, fehlt bei ECL-Bausteinen eine wichtige Rauschquelle. ECL hat eine rein Ohm'sche Last, was bedeutet, dass der Ausgangsstrom im Vergleich zur CMOS- oder TTL-Logik relativ flach ist.

CMOS- und TTL-Propagation Delay in Ihrer Leiterplatte

Hersteller digitaler ICs messen in der Regel nur die Ausbreitungsverzögerung von einem einzelnen Gate aus und geben diese Messung als Verzögerung für das gesamte Gehäuse an. Die in Datenblättern für integrierte Schaltungen angegebenen Werte für den Propagation Delay sind aber nur dann korrekt, wenn jeweils nur ein Ausgang des Gehäuses schaltet. In Wirklichkeit erhöht sich die Verzögerung, wenn mehrere Logikschaltungen in einem Gehäuse gleichzeitig schalten.

Dies geschieht, weil die Stromleitungen, die Ausgangsleitungen und die Gate-Schaltung in einem Gehäuse eine parasitäre Induktivität aufweisen. Wenn ein Gate schaltet, induziert es eine gewisse Gegen-EMK in den anderen Gates, wodurch die Rate begrenzt wird, mit der der Ausgangsstrom zwischen den Logikzuständen wechselt. Die Ausbreitungsverzögerung kann sich für jedes zusätzliche Schaltgate um 100 bis 200 ps erhöhen. Bei CMOS-Bauelementen ist dies im Vergleich zur Ausbreitungsverzögerung für ein einzelnes Gate ein Tropfen auf dem heißen Stein. Bei ECL- oder TTL-Bausteinen stellt dies bei Gehäusen mit einer großen Anzahl von Logikschaltungen eine erhebliche Erhöhung der Ausbreitungsverzögerung dar.

Wenn Sie Hochgeschwindigkeits-PCBs entwerfen, sollten Sie Ihre Platine layouten und Verbindungen routen und dabei die untere Grenze der Ausbreitungsverzögerung berücksichtigen. Wenn Sie mehrere Signalnetze auf Ihrer Leiterplatte synchronisieren müssen, kann es am besten sein, eine digitale PLL zu verwenden, um serielle Daten mit einem externen Takt zu synchronisieren. Wenn ein IC-Gehäuse in einem Signalnetz vorhanden ist, müssen Sie die zusätzliche Propagation Delays kompensieren; entweder durch Anpassung der Leiterbahnlängen oder durch Verwendung eines digitalen PLL-Synthesizers. Dies ist wahrscheinlich die beste Methode, um Daten zwischen mehreren Signalnetzen zu synchronisieren und eine Kompensation bereitzustellen.

_{Mangelnde Synchronisation betrifft mehr als nur digitale Signalnetze}
 

Hochgeschwindigkeitsgeräte sind bereits komplizierte Systeme, die die Beachtung von Designregeln erfordern, und das Übersehen dieser Regeln kann zu einer Reihe von Signalproblemen in Ihrem Gerät führen. Ein großartiges PCB-Design-Paket wie Altium Designer^® enthält alle Tools, die Sie benötigen, um die Funktionalität Ihres nächsten High-Speed-Designs in einer vereinheitlichten Umgebung zu entwerfen und zu verifizieren. Die zugrundeliegende regelgesteuerte Design-Engine prüft Ihr Design anhand wichtiger High-Speed-Designregeln, während Sie Ihre Platine layouten. Mit dem neuen Altium 365 steht außerdem eine CAD-Platform zur Verfügung, mit der Sie eine noch bessere Kommunikation gewährleisten können, und zwar von überall aus.

Kontaktieren Sie uns oder laden Sie eine kostenlose Testversion von Altium Designer herunter, um Zugang zu den branchenweit besten Tools im Bereich Layout, Routing und Simulation zu erhalten. Sprechen Sie noch heute mit einem Altium-Experten, um mehr zu erfahren.