Heutzutage denken Sie wahrscheinlich nicht an IBM als eine treibende Kraft in der PCB-Industrie. IBM hat einen großen Vorstoß in die Cloud unternommen und nicht viel Liebe aus der Elektronikindustrie erhalten. Das Unternehmen, bekannt für seine Mainframes, Server, Watson und KI-Fähigkeiten, macht jedoch mit seinen kürzlich auf der IPC APEX 2021 präsentierten Ergebnissen Wellen in der Community für Hochgeschwindigkeitsdesign.
Das von einem Team aus drei IBM-Forschern präsentierte Papier untersucht Möglichkeiten, das Übersprechen zwischen Lagen in hochdichten Designs mit rückwärts gebohrten PTH-Vias zu reduzieren. Das Papier ist ziemlich interessant, da es zwei Aspekte des Designs von rückwärts gebohrten PTH-Vias untersucht hat, die man intuitiv nicht mit der Reduzierung von Übersprechen in Verbindung bringen würde. Jedoch müssen wir in hochdichten Designs mit sehr geringem Abstand zwischen Hochgeschwindigkeitsverbindungen buchstäblich überall nach Möglichkeiten suchen, um Signalintegritätsprobleme, einschließlich Übersprechen, zu reduzieren.
Die Ergebnisse sind sehr interessant, wenn wir uns Antipads und ihre Auswirkungen auf die Signalintegrität anschauen. Mit diesem Hintergrund wollen wir uns diese interessanten Ergebnisse ansehen und erkunden, wie sie Ihre Designpraktiken in Zukunft beeinflussen könnten.
Bevor wir uns mit dem Kern der IBM-Studie befassen, ist es wichtig, das Interlayer-Crosstalk bei einer Hochgeschwindigkeits-PCB zu definieren. Sie fragen sich vielleicht, warum es zu einem Crosstalk zwischen zwei Schichten in einer Hochgeschwindigkeits-PCB kommen würde? Platzieren wir nicht normalerweise eine Masseebene zwischen den Signallagen auf einer Hochgeschwindigkeits-PCB, um jeglichen Crosstalk zwischen den Schichten zu verhindern? Obwohl es stimmt, dass Masseebenen zwischen den Signallagen eine Isolation bieten, ist es manchmal schwierig, eine Masseebene zwischen jedem möglichen Paar von Signallagen zu platzieren. Bei Designs mit einer hohen Anzahl von Schichten, die auch eine dichte Verlegung von Hochgeschwindigkeitssignalen unterstützen müssen, haben Sie nicht immer den Luxus, Masseebenen zwischen jeder Signallage zu platzieren.
Interlayer-Crosstalk tritt auf. Wenn Leiterbahnen auf benachbarten Schichten platziert werden, besteht die Möglichkeit eines Crosstalks zwischen den Bahnen aufgrund der Kopplung zwischen den Leitern. Dies umfasst Crosstalk zwischen kontrollierten Impedanz-Breitseiten-gekoppelten Leiterbahnen auf benachbarten Schichten. Eine typische Empfehlung bei kontrollierten Impedanzleiterbahnen ist es, sie orthogonal zu verlegen, da dies induktiven Crosstalk eliminieren würde, obwohl dies in Bezug auf die Lösbarkeit der Verlegung nicht immer praktikabel ist.
Persönlich meide ich orthogonales Routing auf Streifenleitungen und entscheide mich stattdessen für eine seitliche Trennung (Kantenkopplung) oder für unterschiedliche Schichten. In sehr dicht gepackten Designs, bei denen Sie gezwungen sind, Streifenleitungen auf benachbarten Schichten zu verwenden, kommt es zu einer Breitseiten- oder Breitseiten-Kantenkopplung zwischen den Leiterbahnen. Dies tritt bei einzelnen Leiterbahnen und bei differentiellen Paaren auf; beachten Sie, dass Sie bei der Hochgeschwindigkeits-Digitalverdrahtung mit differentiellen Paaren zu tun haben werden.
Mit breitseiten-kanten-gekoppelten differentiellen Paaren gibt es einen spezifischen Abstand zwischen den Paaren auf den benachbarten Schichten, der eine Null-Rückwärts-Interlagendiafonie erzeugt. In Wahrheit ist die Stärke der Diafonie nicht perfekt null, aber Sie können definitiv die Stärke der Diafonie unter -60 dB bekommen. Bei differentiellen Paaren tritt dies auf, weil das Feld des angreifenden Paares perfekt parallel zum Querschnitt des betroffenen Paares sein wird, was gemäß dem Faradayschen Gesetz zu null induktiver Interlagendifferenzdiafonie führt.
Aufgrund von Fertigungstoleranzen wird der Abstand zwischen Ihren differentiellen Paaren nicht perfekt dem Entwurfswert entsprechen, und es wird eine gewisse Fehlausrichtung zwischen den Schichten geben. Dies wird als Fehlregistrierung bezeichnet und führt zu einer geringen Menge an Übersprechen im betroffenen Paar. Diese Fehlregistrierung kann bis zu 5 mils betragen, ein Wert, der in einer Studie von IBM untersucht wurde.
Scott McMorrow von Samtec hat eine ausgezeichnete Präsentation, die die Auswirkungen der Fehlausrichtung zwischen differentiellen Paaren auf das Übersprechen zwischen Schichten zeigt. Ich habe ein wichtiges Ergebnis aus seiner Präsentation unten dargestellt, da dies schön zeigt, wie der Abstand zwischen den Paaren das Vorwärtsübersprechen beeinflusst.
Nun können wir uns IBMs Arbeit zum Übersprechen zwischen Schichten widmen. Sie betrachteten das Übersprechen zwischen Schichten aus zwei Dimensionen: Schichtfehlregistrierung und Antipaddurchmesser bei PTH-Vias. Natürlich würden wir erwarten, dass die Reduzierung der Fehlregistrierung den größten Effekt auf das Übersprechen zwischen Schichten hat, aber wie sich herausstellt, hatte die Anpassung des Antipaddurchmessers einen größeren Effekt auf die Reduzierung des Übersprechens zwischen Schichten als die Reduzierung der Fehlregistrierung.
Ohne alle Ergebnisse aus ihrem Papier zu wiederholen, werde ich kurz die wichtigen Ergebnisse zur Signalintegrität zusammenfassen:
Als die Fehlregistrierung von 5 Mil auf 3 Mil reduziert wurde, nahm die Stärke des Übersprechens zwischen den Schichten auf den Opferleitungen ab, was mit den oben gezeigten Ergebnissen von McMorrow übereinstimmt. Wichtig an diesem Ergebnis ist, dass es universell ist: engere Toleranzen führen zu geringerer Fehlregistrierung und niedrigerem Übersprechen im gesamten PCB-Layout.
Das überraschendere Ergebnis, das das Team fand, war der Effekt eines sich ändernden Antipaddurchmessers auf die gleiche Art von Übersprechen.
Für Leiterbahnen, die Schichtübergänge über rückgebohrte PTH-Vias machen, wurde festgestellt, dass der Antipaddurchmesser ebenfalls das Übersprechen zwischen gekoppelten Verbindungen beeinflusst. Der Antipad um ein Durchgangsloch-Via ist bereits dafür bekannt, die Parasiten um das Via und die nahegelegene Leiterbahn zu modifizieren, was eine leichte Impedanzinkongruenz erzeugt, die Verluste ansammelt. In der IBM-Studie führte die Reduzierung des Antipaddurchmessers von 30 Mil auf 28 Mil bei einem 10 Mil Durchmesser PTH ebenfalls zu einer Reduktion des Übersprechens zwischen den Schichten. Dies ist ein Beispiel für eine einfache Designänderung, die Ihnen helfen wird, Übersprechen zu reduzieren, aber sie hängt von genauen Toleranzen um ein PTH mit präzisem Rückbohren ab, etwas, das nicht alle Hersteller möglicherweise anbieten können.
Die Ergebnisse, die in IBMs Papier gezeigt werden, sind wichtig, weil sie die Verbindung zwischen einem wichtigen Signalintegritätsproblem und der Fertigungstoleranz bei kleinen Längenskalen veranschaulichen. Da fortschrittliche Entwürfe weiterhin kompakter werden, werden mehr dieser Untersuchungen helfen, den Einfluss von Fertigungstoleranzen auf Signal- und Leistungsintegrität aufzudecken. Zwischenschichtübersprechen ist kein neues Problem, das gelöst werden muss. Eine gute Übersicht und einige alternative Routingstrategien zur Reduzierung von Zwischenschichtübersprechen in Dual-Striplines finden sich in dem folgenden Papier von 2013:
Hier bei Altium ist es unser Ziel, Sie über die neuesten Entwicklungen im Bereich der Verbindungsdesigns auf dem Laufenden zu halten, einschließlich Aspekten wie Antipads, Übersprechen und Signalintegrität bei Hochgeschwindigkeitsdesigns. Da die Elektronikindustrie die Grenzen der Elektronikverpackung weiter verschiebt, haben Sie alle Werkzeuge, die Sie benötigen, um die qualitativ hochwertigsten Designs mit Altium Designer® und der Altium 365™-Plattform zu erstellen. Bleiben Sie dran am Blog für weitere Updates zu Ingenieurwesen und Technologie.