Komponentengehäuse-Tausche, die Änderungen am PCB-Layout minimieren

Eine PCB kann elektrisch validiert, mechanisch freigegeben und zur Fertigung freigegeben sein – und dennoch an einer letzten technischen Hürde scheitern: 

„Das Bauteil ist verfügbar … aber nur in einem anderen Gehäuse.“

Unter normalen Bedingungen passiert das nicht. Die Verfügbarkeit wird beim BOM-Scrub geprüft und Alternativen werden vor dem Design-Freeze freigegeben. Aber ob ein Design korrekt ist und ob ein Design gebaut werden kann, sind zwei verschiedene Dinge – und Letzteres kann sich ändern, nachdem Sie bereits die Freigabe erteilt haben.

Innerhalb weniger Minuten wird aus einem scheinbar einfachen Beschaffungsproblem eine technische Diskussion.

• Können wir das neue Gehäuse verwenden, ohne das Layout zu ändern?
• Bleibt die thermische Leistung gleich?
• Muss die Schablone geändert werden?
• Stehen wir kurz davor, die Produktion um einen weiteren Monat zu verzögern?

Viele Teams springen sofort zu einem PCB-Redesign, aber das ist nicht immer nötig. Dieser Artikel zeigt, welche Gehäusesubstitutionen sich oft nur mit einer Footprint-Aktualisierung oder kleinen lokalen PCB-Änderungen umsetzen lassen, ohne ein vollständiges Layout-Redesign.

Wichtige Erkenntnisse

• In vielen Fällen können Entwickler Gehäusesubstitutionen mit kleinen Footprint-Anpassungen umsetzen und so zeitaufwendige PCB-Redesigns vermeiden.
• Gehäuseänderungen beeinflussen die thermische Leistung, parasitäre Effekte, Fertigbarkeit und Testbarkeit, daher müssen Entwickler mehr als nur die Footprint-Kompatibilität bewerten.
• Gängige Wechsel wie SOIC zu TSSOP, SOT-223 zu DPAK und 0603 zu 0805 minimieren typischerweise Routing-Änderungen und beschleunigen Iterationszyklen.
• Parametrische Suchwerkzeuge wie die in Octopart integrierten helfen Entwicklern, Gehäusevarianten zu vergleichen, die Kompatibilität zu validieren und schnell Alternativen innerhalb derselben Bauteilfamilie zu identifizieren, damit Builds weiterlaufen.

Warum die Gehäuseverfügbarkeit nach dem Design-Freeze zum Problem wird

Vier Situationen sind für die meisten Fälle verantwortlich – und keine davon ist ein Prozessfehler:

• Eine PCN- oder Last-Time-Buy-Mitteilung nimmt eine Gehäusevariante aus dem Programm, während der Die weiter produziert wird. Legacy-Gehäuse werden zuerst gestrichen; das Bauteil ist nicht verschwunden, nur Ihr Gehäuse.
• Eine Zuteilung trifft eine Variante, nicht das Bauteil selbst. Die Nachfrage aus Automotive und KI absorbiert das automotive-qualifizierte oder thermisch höherwertige Gehäuse, und nur die kommerzielle Variante bleibt im Regal – oder umgekehrt.
• Die Zeitspanne zwischen Design-Freeze und Produktionshochlauf verlängert sich. In Industrie-, Medizin- und Luftfahrtprogrammen können Zertifizierungen 12 bis 18 Monate zwischen einer validierten BOM und dem Produktionseinkauf liegen lassen. Die BOM war richtig. Sie ist nur gealtert.
• Die Volumensteigerung legt das Problem offen. Prototypenmengen waren auf Lager. Fünftausend Stück sind es nicht, und nur das andere Gehäuse ist in ausreichender Menge verfügbar.

Warum Gehäuseflexibilität zu einer Designanforderung geworden ist

Die Kehrseite all dieser vier Auslöser ist, dass derselbe Die normalerweise in mehreren Gehäusen ausgeliefert wird. TIs TXS0104E Vier-Bit-Pegelwandler ist in SOIC-14, TSSOP-14, VQFN-14 und DSBGA-12 verfügbar,  vier mechanisch unterschiedliche Bauteile, ein einziges Device. Hersteller tun das, weil Kunden auf unterschiedliche Randbedingungen optimieren: Leiterplattendichte, thermische Reserve, Bestückungsfähigkeit, Kosten oder einen Legacy-Footprint, den sie nicht neu qualifizieren wollen.

Diese Vielfalt ist der Grund, warum ein Gehäuse nicht mehr beschaffbar sein kann, während die anderen auf Lager bleiben – und warum es überhaupt meist eine Substitution gibt. Zum Zeitpunkt der Erstellung dieses Artikels zeigt die TSSOP-14-Variante des TXS0104E bei DigiKey, Arrow und TI direkt keinen autorisierten Lagerbestand, während vom VQFN-14 Tausende Einheiten verfügbar sind.

Das macht Gehäuseflexibilität zu einer Designentscheidung – und nicht nur zu einem Fallback für die Beschaffung:

• Bevorzugen Sie Familien mit mehreren Gehäuseoptionen. Zwei Devices können elektrisch gleichwertig sein, während eines vier Gehäuse bietet und das andere nur eines. Das sind vier Lieferpfade statt einem – ohne Zusatzaufwand bei der Auswahl.
• Prüfen Sie die Gehäusebreite, bevor Sie sich auf den Footprint festlegen, nicht erst, nachdem die PCN eingetroffen ist.
• Vermerken Sie den nächstliegenden alternativen Footprint in Ihrem Bibliothekseintrag, solange das Design noch offen ist. Der Entwickler, der ihn in vierzehn Monaten braucht, sind vielleicht nicht Sie.

Ein Gehäusewechsel ist mehr als nur eine Footprint-Änderung

Eines der häufigsten Missverständnisse im PCB-Design ist, dass ein Wechsel des Bauteilgehäuses nur den Footprint betrifft. In Wirklichkeit kann er auch die thermische Leistung, das elektrische Verhalten, die Fertigungskosten und die langfristige Bauteilverfügbarkeit beeinflussen – selbst wenn zwei Bauteile exakt dasselbe Silizium enthalten. 

Gleichzeitig wächst die Packaging-Landschaft rasant. Der globale Markt für fortschrittliches Halbleiter-Packaging soll von etwa 41,7 Mrd. US-Dollar im Jahr 2025 auf nahezu 66 Mrd. US-Dollar bis 2033 wachsen, getrieben durch die steigende Nachfrage nach neueren Packaging-Technologien. 

Elektrische Leistung

Was sich ändert: Anschlusslänge, parasitäre Induktivität, Kapazität und Widerstand variieren zwischen Gehäusen. Ein DFN-Gehäuse bietet im Allgemeinen eine geringere Induktivität als ein SOIC, weil der Strompfad kürzer ist. 

Was zu prüfen ist: ob Ihre Schaltung empfindlich auf den Unterschied reagiert. Bei einem I²C-Pull-up oder einem langsamen Analogknoten tut sie das nicht. Bei der High-Side-Gate-Schleife eines Buck-Konverters, einem RF-Matching-Netzwerk, einem Current-Sense-Return oder einem digitalen Bus im Bereich von mehreren hundert Megahertz entscheidet es über das Design. Prüfen Sie außerdem Pin-Funktion, Spannungsfestigkeit und Timing. Derselbe Die garantiert nicht dieselbe Pinbelegung über verschiedene Gehäuse hinweg.

Thermische Leistung

Was sich ändert: die thermischen Widerstände Sperrschicht-zu-Umgebung und Sperrschicht-zu-Gehäuse sowie wie viel des Wärmepfads über Kupfer verläuft, das Sie kontrollieren, im Vergleich zum Gehäuse selbst.

Was zu prüfen ist: RθJA und RθJC aus beiden Datenblättern und anschließend die Sperrschichttemperatur bei der Verlustleistung im Worst Case mit Ihrer tatsächlichen Kupferfläche und der Anzahl thermischer Vias neu berechnen. Derselbe MOSFET-Die kann sich in zwei Gehäusen deutlich unterscheiden, zum Beispiel:

Thermische Unterschiede zu ignorieren, weil „es dasselbe Bauteil ist“, kann weit mehr als nur einige späte Prototypenausfälle verursachen.

Mechanische Passform

Was sich ändert: Pad-Geometrie, Gehäusekontur, Pinabstand und Bauteilhöhe.

Was zu prüfen ist: Vergleichen Sie die empfohlenen Land-Patterns in beiden Datenblättern, nicht die Gehäusenamen. Prüfen Sie dann die Z-Höhe gegenüber Ihrem Gehäuse, Kühlkörper oder Board-to-Board-Stack. Ein Wechsel, der in X und Y footprint-kompatibel ist, kann trotzdem am Deckel anstoßen. Das ist die günstigste Prüfung und sie schließt die schlechtesten Kandidaten in etwa einer Minute aus.

Fertigung

Was sich ändert: Schablonen-Aperturdesign, Lotpastenvolumen, Reflow-Profil und Inspektionsmethode. Anschlusslose Gehäuse mit Exposed Pad können Röntgen oder AOI erfordern, wo ein bedrahtetes Gehäuse dies nicht tat.

Was zu prüfen ist: ob Ihr CM das neue Gehäuse im bestehenden Prozess bestücken kann und ob Sie es nacharbeiten können. Ein QFN oder BGA erfordert andere Ausrüstung und andere Bedienerfähigkeiten als ein bedrahtetes Bauteil – was bei einem Prototyp wichtig ist, bei dem Sie erwarten, einmal einen Pin anzuheben oder das Device zweimal zu tauschen. Ein Gehäuse, das sich in einem Prototypenlauf problemlos bestücken lässt, kann in der Serie eine andere Schablonenstrategie erfordern.

Testbarkeit

Was sich ändert: Größere bedrahtete Gehäuse wie SOIC-Bauteile legen ihre Pins frei, sodass Entwickler während der Hardwarevalidierung Oszilloskop-Tastköpfe oder Logikanalysatoren anschließen können.

Was zu prüfen ist: Anschlusslose Gehäuse wie DFN, QFN, BGA und Chip-Scale-Packages verbergen ihre elektrischen Anschlüsse unter dem Bauteil, was Debugging und Messungen nach der Bestückung deutlich schwieriger macht.

Entwickler, die diese Unterschiede früh verstehen, können alternative Gehäuse oft bewerten und Builds ohne ein vollständiges PCB-Redesign am Laufen halten.

Nicht jeder Gehäusewechsel ist gleich

Wenn Entwickler von einer Substitution des Bauteilgehäuses hören, nehmen sie oft an, dass dies ein vollständiges PCB-Redesign bedeutet. In Wirklichkeit fallen Gehäusewechsel in vier unterschiedliche Kategorien.

Kategorie 1: Echter Drop-in-Ersatz

Gleiches Land-Pattern, gleiche Pinbelegung, gleiches Gehäuse. Sie ändern die Teilenummer in der BOM und sonst nichts.

Typischerweise ein Second-Source-Bauteil: ein Small-Signal-MOSFET im SOT-23-Gehäuse eines anderen Herstellers oder dasselbe Logikgatter von einem anderen Anbieter im gleichen Gehäuse. Das sind die schnellsten verfügbaren Maßnahmen gegen Lieferengpässe, und wenn Ihre Bibliothek bereits freigegebene Alternativen aufführt, ist die Arbeit bereits erledigt.

Eine Einschränkung: Pin-kompatibel ist nicht gleichbedeutend mit Drop-in. Pin-kompatible LDOs und Schaltregler unterscheiden sich häufig in der Schleifenkompensation und den ESR-Anforderungen des Ausgangskondensators. Das Layout ändert sich nicht, die Validierung aber schon.

Kategorie 2: Gleiches Silizium, anderes Gehäuse

Viele Halbleiterhersteller bieten identische ICs in mehreren Gehäusen an. Das Device ist elektrisch gleich: gleicher Die, gleiche Familie, gleiche Spezifikation. Nur das Gehäuse hat sich geändert, daher wird die elektrische Qualifizierung weitgehend übernommen: Pin-Funktionen, Schwellwerte und Timing bleiben erhalten. Was Sie dennoch prüfen müssen, ist die Mechanik.

Vergleichen Sie die empfohlenen Land-Patterns in beiden Datenblättern, nicht die Gehäusenamen. Manchmal stimmen sie so gut überein, dass sich auf der Leiterplatte nichts bewegen muss: DFN und SON sind oft dasselbe Gehäuse unter zwei Namen, und manche Familien behalten einen gemeinsamen Footprint über mehrere Varianten hinweg. Wenn das der Fall ist, sind Sie praktisch wieder bei Kategorie 1: Teilenummer aktualisieren und los.

Kategorie 3: Lokale Footprint-Anpassung

Die mechanische Prüfung wurde nicht bestanden, aber die Abweichung ist begrenzt. Der Footprint muss neu gezeichnet werden, und eine kleine Menge benachbarten Kupfers muss verschoben werden, während Boardkontur, Lagenaufbau und der Rest des Routings unverändert bleiben.

In der Praxis bedeutet das eines von drei Dingen:

• Pads werden größer oder kleiner. 0603 → 0805 bei passiven Bauteilen verbreitert das Land-Pattern, was bedeuten kann, dass ein benachbartes Bauteil leicht versetzt oder eine kurze Leiterbahn neu geroutet werden muss.
• Der Pad-Ring verschiebt sich. QFN 4×4 → QFN 5×5 verschiebt die Pads nach außen, sodass Escape-Vias in der Nähe des Bauteils verlegt werden müssen.
• Ein Thermal-Pad kommt hinzu. Einfaches SOIC-8 → SO-8 mit freiliegendem Pad bedeutet ein Via-Array und eine Kupferfläche unter dem Bauteil, die zuvor nicht vorhanden waren.

Kategorie 4: Vollständige Neugestaltung des Layouts

Manche Package-Wechsel sind schlicht nicht praktikabel. Die Abweichung ist nicht begrenzt. Routing-Kanäle ändern sich, sodass benachbarte Komponenten verschoben werden müssen, und sobald Komponenten verschoben werden, setzt sich die Neugestaltung kaskadenartig über den Rest der Leiterplatte fort.

Vier Dinge führen zu dieser Einstufung:

• Von zweireihig zu vierreihig. SOIC → QFN oder SOIC → QFP bedeutet, dass Pins jetzt auf vier statt auf zwei Seiten herausgeführt werden. Jede Leiterbahn rund um das Bauteil muss neu geführt werden, und die Komponenten, die nördlich und südlich davon platziert waren, sind nun im Weg.
• Pinabstand unterhalb Ihrer Designregeln. Ein 0,5-mm-QFN → 0,4-mm-QFN kann mit Ihren aktuellen Leiterbahn-/Abstands- und Via-Möglichkeiten nicht routbar sein, egal wie ähnlich die Footprints aussehen. Prüfen Sie die Fertigungsfähigkeit Ihres Herstellers, bevor Sie das Datenblatt prüfen.
• Fine-Pitch-BGA. Erzwingt in der Regel Via-in-Pad oder zusätzliche Lagen. Das ist eine Änderung des Stackups und der Kosten, nicht nur eine Layoutänderung. Außerdem müssen Impedanz und Fertigungsqualifikation erneut bewertet werden.
• Jede Neuverteilung der Pinbelegung. Gleiches Package, andere Pinfunktionen, bedeutet vollständiges Neurouting, auch wenn das Land-Pattern identisch ist. Genau das übersieht man leicht, weil die Footprint-Prüfung bestanden wird.

Sobald sich Routing-Kanäle ändern, müssen benachbarte Komponenten oft versetzt werden, was eine deutlich größere Neugestaltung auslöst.

Fünf gängige Package-Wechsel, die PCB-Änderungen normalerweise minimieren

Nicht jede Package-Substitution erzwingt eine vollständige Neugestaltung der Leiterplatte. Viele moderne elektronische Bauteile sind in mehreren Package-Optionen erhältlich, die dieselbe elektrische Funktionalität, Pinanzahl und Signalzuordnung beibehalten.

Ein schneller Footprint-Vergleich kann kostspielige Re-Spins verhindern und sicherstellen, dass das neue Package in der Produktion wie erwartet funktioniert.

Die Richtung ist entscheidend. SOIC → TSSOP ist unkompliziert, weil sich die Pads nach innen bewegen; in die andere Richtung werden sie nach außen verschoben, wo sie mit bereits eng platzierten Bauteilen kollidieren können. Prüfen Sie die Richtung, die Sie tatsächlich benötigen, nicht nur das Paar.

Footprint-kompatible Package-Wechsel, die Prototypen-Builds am Laufen halten

Letzten Monat geriet ich in eine Situation, mit der heute viele Engineering- und Procurement-Teams konfrontiert sind. Wir benötigten für einen Prototypen-Build ein Texas Instruments-Bauteil im TSSOP-14-Package, aber das in unserem Design spezifizierte Package ging plötzlich in die Zuteilung.

Bei der Nutzung der parametrischen Suche von Octopart fanden wir dasselbe Bauteil in einem anderen Package innerhalb derselben IC-Familie.

Mithilfe des Side-by-Side-Vergleichs prüften wir elektrische Daten, Datenblätter, Package-Zeichnungen und Pinbelegungen. Das gab uns genügend Sicherheit, um zu bestätigen, dass sich das alternative Package in unserer Anwendung genauso verhalten würde.

Hinweis: Das gezeigte Beispiel steht stellvertretend für den von uns verwendeten Ansatz. Das ursprüngliche Bauteil aus unserem Projekt wurde durch ein repräsentatives Beispiel ersetzt.

Die Zehn-Minuten-Checkliste für den Package-Wechsel

Öffnen Sie beide Datenblätter und arbeiten Sie sie der Reihe nach durch. Sie suchen nach dem ersten Punkt, der nicht erfüllt ist.

Vier Ausschlusskriterien — schon eines davon ordnet Sie in Kategorie 4 ein:

• Pinbelegung ist identisch. Gleiche Pinnummern, gleiche Funktionen. Eine Neuverteilung der Pinbelegung bedeutet vollständiges Neurouting, selbst wenn der Footprint passt.
• Pinabstand liegt innerhalb der Leiterbahn-/Abstands- und Via-Regeln Ihres Fertigers. Prüfen Sie Ihre Fertigungsfähigkeit, nicht nur die Package-Zeichnung. 0,5 mm → 0,4 mm kann auf Ihrem aktuellen Stackup nicht routbar sein.
• Reihenanordnung bleibt unverändert. Zweireihig zu vierreihig bedeutet, dass Pins auf vier statt auf zwei Seiten herausgeführt werden.
• Kein Via-in-Pad oder zusätzliche Lagen erforderlich. Fine-Pitch-BGA löst gewöhnlich beides aus, was eine Änderung von Stackup und Kosten bedeutet.

Wenn alle vier Punkte erfüllt sind, folgen sechs Verifizierungen:

• Land-Patterns verglichen, empfohlene Footprints aus beiden Datenblättern, Seite an Seite. Niemals die Package-Namen. Wenn sie ausreichend gut übereinstimmen, befinden Sie sich in Kategorie 2 und auf der Leiterplatte muss nichts verschoben werden.
• Abstand zu benachbarten Bauteilen dort, wo Pads nach außen wandern. Eine größere Bauform oder gröberes Pitch verschiebt Kupfer in Bereiche, die möglicherweise bereits belegt sind.
• Thermal-Pad berücksichtigt. Ein neues oder vergrößertes freiliegendes Pad bedeutet ein Via-Array und eine Kupferfläche, die heute möglicherweise nicht vorhanden sind.
• Sperrschichttemperatur neu berechnet. RθJA und RθJC aus beiden Datenblättern, bei Verlustleistung im Worst-Case, unter Verwendung Ihrer tatsächlichen Kupferfläche, nicht des Testboards aus dem Datenblatt.
• Bauhöhe passt ins Gehäuse, unter den Kühlkörper oder in den Board-to-Board-Stapel.
• CM kann es bestücken und nacharbeiten, und Sie behalten den Prüfzugang, den Sie für die Inbetriebnahme noch benötigen.

Abschließende Gedanken

Package-Wechsel müssen nicht zwangsläufig eine Neugestaltung auslösen. In vielen Fällen kann die richtige Alternative mit kleinen, lokal begrenzten Änderungen umgesetzt werden, statt die gesamte Leiterplatte zu überarbeiten. Octopart hilft dabei, indem es leicht macht, dasselbe Bauteil in verschiedenen Packages zu finden, Spezifikationen zu vergleichen und die Verfügbarkeit an einem Ort zu prüfen, sodass Sie mit Zuversicht vorankommen und Überraschungen in späten Phasen vermeiden.

 Suchen Sie Ihr Bauteil auf Octopart und sehen Sie sich jedes Package an, in dem es angeboten wird →