Ihr MCU wurde intelligenter. Ihre Lieferkette wurde anspruchsvoller.

Sie wählen einen Mikrocontroller (MCU) für ein Produkt aus, das 2027 ausgeliefert werden soll. Das Bauteil, das Sie ins Auge gefasst hatten, kommt jetzt mit einem Neuralbeschleuniger – ob Sie einen spezifiziert haben oder nicht – zu einem Preis, den man kaum ablehnen kann. Dann kommt jedoch das Angebot des Distributors zurück und zeigt eine Verfügbarkeit erst in einigen Monaten.

Nun betrachten Sie eine MCU mit einer Neural Processing Unit (NPU), die Sie gar nicht angefordert haben, und zugleich mit einer längeren Lieferzeit. Hinter beidem steckt die AI-Nachfrage, allerdings erzeugt sie Druck in unterschiedlichen Bereichen der Halbleiter-Lieferkette. Beschleuniger halten Einzug in Embedded-Prozessoren, während AI-Infrastruktur ausgewählte Kapazitäten in reifen Prozessknoten beansprucht, die auch für Power-Management-ICs (PMICs) und Leistungsdiskrete verwendet werden. Beides müssen Sie im selben Designzyklus bewältigen.

Wenn Sie MCUs für Builds im Jahr 2027 spezifizieren, verdienen fünf Trends Ihre Aufmerksamkeit.

Zentrale Erkenntnisse

• Mit NPU ausgestattete MCUs werden inzwischen von TI, ST, NXP, Renesas und Infineon ausgeliefert, und die Einführungspreise von TI zeigen, dass On-Chip-Inferenz das MCU-Segment unter 1 US-Dollar erreicht hat. 
• Viele Endpoint-AI-Workloads bündeln die Rechenarbeit in kurzen Bursts, oft auf Core-Rails unter 1 V, wodurch Transientenverhalten, Reglerauswahl und Entkopplung zu zentralen Designthemen werden.
• Die AI-Nachfrage verknappt das Angebot ausgewählter Mature-Node-Kapazitäten, die für Power-Management-, Analog- und Embedded-Komponenten genutzt werden, verlängert Lieferzeiten und treibt Preise nach oben.
• Berichte aus dem Channel deuten darauf hin, dass einige Distributoren Kunden bereits nach ihrem Gesamtbedarf für das Jahr 2027 fragen.

1. Mit NPU ausgestattete MCUs werden Mainstream

Der Wendepunkt kam auf der Embedded World im März 2026, als TI ankündigte, seine TinyEngine NPU über das gesamte Mikrocontroller-Portfolio hinweg zu integrieren. Die Schlüsselkomponente ist der MSPM0G5187, ein 80-MHz-Cortex-M0+ mit integrierter NPU, der inzwischen in Produktion ist. TI führte ihn zu einem Preis von unter 1 US-Dollar bei Stückzahlen von 1.000 Einheiten ein, wobei die Distributor-Preise im September allerdings bei rund 1,60 US-Dollar lagen. TI bewertet den Beschleuniger mit 2,56 GOPS sowie mit bis zu 90-mal geringerer Latenz und mehr als 120-mal geringerem Energieverbrauch pro Inferenz als bei einer vergleichbaren MCU ohne NPU. Zu diesem Preis ist lokale Inferenz eine praktikable Option für Designs, die Daten bislang zur Verarbeitung an anderer Stelle senden mussten.

Arm-CPU-Kerne sind die gemeinsame Basis

Bei TI, ST, NXP, Renesas und Infineon ist der Arm Cortex-M-Kern das gemeinsame Element; bei der danebenliegenden NPU unterscheiden sich die Ansätze. Renesas und Infineon bauen auf Arm's Ethos-U55 microNPU auf, während ST, TI und NXP jeweils Neural-ART, TinyEngine und eIQ Neutron ausliefern.

Führende Hersteller liefern bereits aus. STs STM32N6 kombiniert einen 800-MHz-Cortex-M55 mit einem 600-GOPS- Neural-ART-Beschleuniger und befindet sich in der Massenproduktion. Renesas’ RA8P1 kombiniert einen 1-GHz-Cortex-M85 mit einem Ethos-U55, der mit 256 GOPS bewertet wird. NXPs i.MX RT700 ist in Produktion, und Infineons PSOC Edge E84 wird ausgeliefert. 

^{Spitzenwerte sind von den Anbietern veröffentlichte theoretische Maximalwerte und zwischen den Anbietern nicht direkt vergleichbar: Taktraten, MAC-Anzahlen, unterstützte Präzisionen und Konventionen zur Operationszählung unterscheiden sich jeweils. Status- und Bauteilangaben basieren auf Herstellerdokumentation mit Stand September 2026; die Familiennamen umfassen mehrere SKUs, und Varianten der STM32N6x5-Familie verzichten auf die NPU.}

^{1. NXPs Application Note AN14700 (Rev. 2.0) spezifiziert einen theoretischen Spitzenwert von 41,6 GOPS bei 325 MHz. Diese Taktrate erfordert extern bereitgestellte 1,1 V auf der VDD2-Compute-Domain; die internen LDOs reichen nur bis 1,05 V.}

^{2. Infineons Architecture Reference Manual spezifiziert 51,2 GOPS, wobei jedes Multiply-Accumulate als eine Operation gezählt wird. Arm zählt ein MAC als zwei Operationen, was für denselben 128-MAC/Zyklus-Ethos-U55 bei 400 MHz 102,4 GOPS ergibt. Beide Angaben beziehen sich nur auf den Ethos-U55, nicht auf die NNLite NPU.}

Beim Tooling fällt die eigentliche Festlegung

Der Weg von einem trainierten Modell zu funktionierendem Silizium unterscheidet sich je nach Anbieter erheblich. TI verwendet CCStudio Edge AI Studio; ST nutzt seine Edge AI Suite; NXP verwendet eIQ; Renesas setzt auf RUHMI; und Infineon nutzt DEEPCRAFT. Der Workflow für die Modelldeployment ist Teil der Plattformfestlegung, und ein Wechsel des MCU-Anbieters kann Software-Migrationskosten verursachen, die weit über den reinen Austausch des Siliziums hinausgehen.

2. Endpoint AI verändert das Problem der Stromversorgung

Alif hat ein Keyword-Spotting-Modell mit 6,8 ms und 0,17 mJ pro Inferenz über die NPU gemessen, verglichen mit 137 ms und 2,62 mJ auf der CPU allein. Die NPU ist damit ungefähr 20-mal schneller fertig und versetzt das System früher wieder in den Idle-Zustand. Bei burstorientierten Workloads kann dieses kürzere Aktivfenster dazu führen, dass Spitzenstrom und Transientenverhalten wichtiger werden, als es Durchschnittsleistungswerte vermuten lassen.

Dieses Verhalten trifft auf Rails mit geringer Spannungstoleranz. ST betreibt den STM32N6-Core nominal mit 0,81 V und im Performance-Modus mit 0,89 V und stellt ein Tool zur Messung von VDDCORE während der Inferenz bereit. Bei diesen Spannungen können schnelle Lastsprünge unzureichendes Reglerverhalten oder unzureichende Entkopplung in sporadische Fehler verwandeln.

In höheren Leistungsklassen treiben komplexe Prozessoren programmierbare, sequenzierte Multi-Rail-Stromversorgungsarchitekturen voran. ROHMs BD968xx-C-PMIC-Serie, kombiniert mit dem BD96340MFF-C DrMOS, wurde in diesem Jahr als AEC-Q100-qualifizierte Stromversorgungslösung für Automotive-SoCs mit Sequenzierung für mehrere Rails eingeführt. Telechips und SemiDrive haben sie in Referenzdesigns integriert.

Auf MCU-Ebene kann eine stärkere Integration Begleitbausteine reduzieren, ohne die Notwendigkeit zu beseitigen, die Prozessor-Rails korrekt auszulegen. TIs AM13Ex integriert NPU, Cortex-M33 und echtzeitfähige Motorsteuerung auf einem einzigen Die und beansprucht bis zu 30 Prozent BOM-Einsparung, indem ein Multi-Chip-Design zusammengeführt wird.

Für einen Vergleich von integrierter Regelung, externen PMICs und Hybridversorgungen siehe Powering the NPU: On-Chip, External PMIC, or Hybrid?

3. Die selektive Angebotsverknappung durch Umverteilung von Mature-Node-Kapazitäten

Die Komponentenknappheit von 2021 entstand aus einem breiten Zusammenstoß von Nachfrage, Kapazität, Lagerbeständen und Logistik. Die aktuelle Verknappung ist selektiver. Die AI-bezogene Leistungsnachfrage steigt, während Foundries Teile ihrer Mature-Node-Kapazitäten reduzieren oder umlenken.

AI-Infrastruktur verbraucht große Mengen an PMICs und Leistungsdiskreten. Die Nachfrage verknappt 8-Zoll-Kapazitäten, während AI-Anwendungen zugleich ausgewählte 12-Zoll-Mature-Node-Prozesse beanspruchen. Beide Fertigungsbereiche tragen große Teile der Analog-, Power- und Embedded-BOM. TrendForce beziffert die durchschnittliche 8-Zoll-Auslastung der zehn größten Foundries im Jahr 2026 auf 88 Prozent (nach rund 80 Prozent im Jahr 2025) und erwartet einen Anstieg auf 90 Prozent in der zweiten Hälfte 2026. TSMC und Samsung haben zudem ihre 8-Zoll-Kapazitäten reduziert. Foundries verlagern begrenzte Kapazitäten auf margenträchtigere Power- und AI-bezogene Produkte.

Der Druck konzentriert sich auf bestimmte Teilkategorien. Acht-Bit- und viele Consumer-Bauteile zeigen kaum Störungen, während 32-Bit-MCUs für Automotive und Industrie, Analogbauteile und High-Current-PMICs unter Druck stehen.

Im August 2026 teilte onsemi Investoren mit, dass sich die Lieferzeiten in seinen Wachstumsbereichen von 27 auf etwa 32 Wochen verlängert hätten. ADI hat Berichten zufolge Kunden aufgefordert, bestimmte Bestellungen sechs Monate im Voraus zu platzieren. Berichte aus dem Channel deuten darauf hin, dass für einige ST-MCUs bereits Lieferzeiten von bis zu 52 Wochen genannt werden, während manche Distributoren nach dem Gesamtbedarf für das Jahr 2027 fragen. Hinzu kommt, dass Packaging-Engpässe die Lieferung zusätzlich über die Lead Times der Wafer-Fab hinaus verlängern können.

Auch die Preise sind gestiegen. TI, Infineon, NXP und ST kündigten in der ersten Hälfte des Jahres 2026 Preiserhöhungen an, während TrendForce angibt, dass die Foundry-Preise zwischen dem ersten und zweiten Quartal um 5 bis 15 Prozent gestiegen sind, wobei weitere Erhöhungen bis ins Jahr 2027 reichen.

Verwenden Sie Octopart, um den aktuellen Lagerbestand und die Preise der Distributoren für MCU- und PMIC-Positionen zu prüfen, insbesondere für Automotive- und Industriebauteile, denn die Verfügbarkeit im Lager bestimmt, welche Bauteile dieses oder das nächste Quartal in der Fertigung unterstützen können.

4. Der Speicher rund um die MCU wird neu bepreist

Speicherhersteller verlagern Kapazitäten in Richtung HBM und fortschrittliches NAND für KI-Systeme, und Bauteile mit niedriger Dichte spüren die Auswirkungen. TrendForce schätzt, dass die Vertragspreise für NOR-Flash im ersten Halbjahr 2026 um 100 bis 120 Prozent gestiegen sind, während SLC-NAND um 130 bis 150 Prozent zulegte. TrendForce erwartet, dass die angespannte Versorgungslage die Preise auch in der zweiten Jahreshälfte hoch halten wird.

Diese Bauteile stellen Boot-, Code- und Datenspeicher in industriellen Anwendungen, im Automotive-Bereich, in der Netzwerktechnik und in höherwertigen Embedded-BOMs bereit, und ihre Preisentwicklung verläuft unabhängig von der MCU. Ein Design, das die MCU-Kosten früh fixiert hat, kann trotzdem einen drastischen Anstieg des Speicheranteils in seiner BOM erleben. Wenn Sie die Prozessorverfügbarkeit prüfen, prüfen Sie auch den danebenliegenden seriellen Flash-Speicher und erwägen Sie, die Speicherpreise nach einem eigenen Zeitplan abzusichern.

5. RISC-V erreicht MCU-Sockel in der Serienproduktion

RISC-V wechselt von Evaluierungsboards in produktive Embedded-Designs. RISC-V International gibt an, dass die jährlichen Auslieferungen bei rund 2,5 Milliarden Kernen liegen, und beschreibt 2026 als Übergang hin zu Design-in und Zertifizierung. Espressifs ESP32-S31 ging im Juli 2026 in die Massenproduktion und bietet zwei RISC-V-Applikationskerne, Wi-Fi 6 und BLE 5.4.

Die Architektur hält auch im Automotive-Sektor Einzug. Quintauris – unterstützt von Bosch, Infineon, Nordic, NXP, Qualcomm und STMicroelectronics – ging im Dezember 2025 eine Partnerschaft mit SiFive ein, um RISC-V-Prozessor-IP in Referenzarchitekturen für Zonencontroller und ADAS-ECUs zu integrieren. Infineon hat angekündigt, AURIX um eine RISC-V-Familie zu erweitern, und für ASIL-D geeignete RISC-V-Prozessor-IP ist von SiFive verfügbar.

RISC-V ist bereits in Embedded-Anwendungen mit hohen Stückzahlen etabliert und expandiert in leistungsstärkere sowie sicherheitskritische Märkte. Arm bleibt unter den hier behandelten MCU-Familien mit NPU-Ausstattung dominant. Ein gemeinsamer Befehlssatz macht Bauteile für sich genommen nicht austauschbar, und ein Wechsel zwischen Anbietern bedeutet weiterhin neue Peripherie und erneute Qualifizierung. 

Zur Second-Source- und Qualifizierungsseite der MCU-Auswahl siehe 5 Anbieter halten 80 % des MCU-Marktes. Wo ist Ihre Second Source?

Was Sie tun sollten, bevor Sie sich festlegen

Die KI-Nachfrage beschleunigt vier der fünf Trends dieses Artikels, und die Leiterplatte auf Ihrer Werkbank ist ihnen nachgelagert. Für Projekte mit Auslieferung im Jahr 2027 sollten Sie Bauteile anhand der Reife der Toolchain und der aktuellen Lieferzeit qualifizieren und für kurzfristige Zeitpläne bestätigte Produktion gegenüber Vorserienstatus priorisieren. 

Distributoren sprechen Kunden bereits jetzt auf Anforderungen für 2027 an, während Hersteller sich auf eine starke Nachfrage vorbereiten. Daher sollten Sie Prognosen über 12 Monate hinaus für MCUs in reifen Prozessknoten, PMICs und Speicher im kritischen Pfad ausdehnen.

Konzipieren Sie die Stromversorgung von Anfang an rund um den Beschleuniger. Wenn der Beschleuniger aufwacht, muss die Versorgungsschiene bereit sein. Eine Schiene, die den Lastsprung nicht bewältigen kann, ist ein kostspieliges Problem, das erst im ersten Prototypen entdeckt wird.