High-Speed-Standards setzen die Messlatte immer höher.

Früher behandelten Teams die Compliance als nachgelagertes Ereignis. Hardware entwickeln, in Betrieb nehmen, abstimmen und dann bestehen. Doch mit den neuesten Hochgeschwindigkeitsstandards ist die Testmatrix zu komplex geworden und die Toleranzen sind zu knapp, als dass dieser Workflow noch tragfähig wäre. Jede Schnittstelle bringt zusätzliche Kabel, Modi, Fixtures und Grenzfälle mit sich, und jede davon hängt mit Entscheidungen zu Stackup, Interconnects, Takten und Filterung zusammen.

Deshalb gehören SI-, EMI- und Compliance-Planung heute bereits in die Architektur, die Schaltplanerfassung und die Definition des Stackups. In diesem Artikel behandeln wir, wo die einzelnen Standards aktuell den größten Druck erzeugen, was sich im Design-Workflow verändert und welche Komponentenentscheidungen für Compliance im ersten Anlauf am wichtigsten sind.

Zentrale Erkenntnisse

• PCIe 7.0 (128,0 GT/s), 800G- bis 1,6T-Ethernet, USB4 und Wi-Fi 7 verringern die elektrischen Margen und erhöhen die Testkomplexität. Dadurch werden Signalintegrität, EMC und Compliance-Planung in Architektur, Schaltplanerfassung und Stackup-Definition verlagert.
• Bei 64 bis 128 GT/s und SerDes der 224G-Klasse bieten Korrekturen auf Layout-Ebene weniger wiedergewinnbare Reserve. Materialien, Steckverbinderfamilien, Topologie und Retimer-Strategie sind heute Architekturentscheidungen, die früh festgelegt werden müssen. 
• Ihre BOM ist heute Teil Ihres Compliance-Plans. Die konkrete Wahl von Laminatfamilie, Steckverbindersystem, Retimer, Taktquelle und Filterung entscheidet oft darüber, ob Sie den ersten Spin bestehen.

Ein kurzer Überblick über den Stand der Standards

PCI Express

PCI-SIG gab die Verfügbarkeit von PCIe 7.0 am 11. Juni 2025 bekannt, mit 128,0 GT/s und PAM4. PCI-SIG kündigte außerdem den Beginn der Vorarbeiten für PCIe 8.0 an. Wenn Sie Plattformen entwickeln, die in diesem Zeitfenster auf den Markt kommen sollen, werden die Architekturentscheidungen für den Kanal, die Sie jetzt treffen, darüber bestimmen, ob Sie bereit sind.

Ethernet

IEEE 802.3 treibt die Arbeit an 800G- und 1,6T-Klassen weiter voran, wobei die 802.3dj-Task-Force die Fertigstellung für elektrische Signalisierung mit 200G pro Lane bis Ende 2026 anstrebt. Dieser Schwellenwert wird die Anforderungen an Interconnects für jede Hochgeschwindigkeitsverbindung in der Signalkette neu definieren.

USB-C und USB4

Die Dokumentbibliothek des USB-IF enthält Aktualisierungen der USB4-Spezifikation und Compliance-Unterlagen, die sich laufend weiterentwickeln. Die USB4CV Compliance Test Specification wurde im Oktober 2025 aktualisiert, und die USB4 Electrical Compliance Test Specification folgte im Februar 2026. Labortestverfahren orientieren sich eng an diesen Dokumenten, daher sollten Teams die Revisionsdaten im Blick behalten und Testpläne frühzeitig abstimmen.

Wi-Fi 7

IEEE Std 802.11be wurde am 22. Juli 2025 veröffentlicht, und die Wi-Fi Alliance führte Wi-Fi CERTIFIED 7 am 8. Januar 2024 ein. Die Einführung schreitet schnell voran, und die Anforderungen an HF-Qualität und Koexistenz, die mit 320-MHz-Kanälen und optionalem 4096-QAM einhergehen, machen frühe Planung zu einem echten Vorteil.

Warum Mehrpegelsignalisierung den Workflow verändert

Mit der Einführung von PAM4 und Modulation höherer Ordnung schrumpfen Spannungs- und Timing-Reserven. Dadurch werden Entscheidungen, die Verlust, Diskontinuitäten und Equalizer-Ziele festlegen, zu Architekturentscheidungen. 

• PCIe 6.0 und spätere Generationen verwenden PAM4, was die Spannungsabstände zwischen Symbolpegeln verringert und die Empfindlichkeit gegenüber Übersprechen, Reflexionen und deterministischem Jitter erhöht.
• Die Anforderungen an USB4-Signalisierung und Entzerrung werden zunehmend kanalbegrenzt, während die mechanischen Gegebenheiten von Type-C zusätzliche Variabilität bei Steckverbindern und Kabeln mit sich bringen. 
• Roadmaps für Ethernet der nächsten Generation sind an elektrische Lanes der 224G-Klasse gekoppelt, bei denen Interconnect-Verluste und Messgrenzen so eng sind, dass Fixture-Qualität und De-Embedding zu kritischen Freigabepunkten werden. 
• Wi-Fi 7 unterstützt optional 4096-QAM und 320-MHz-Kanäle, was den Spitzendurchsatz verbessern kann, zugleich aber strengere Anforderungen an die HF-Qualität und höhere Koexistenzrisiken in kompakten Produkten mit sich bringt. 

Kanalintegrität ist jetzt eine Systemanforderung

Der Erfolg von Hochgeschwindigkeitssystemen hängt heute von einem expliziten Kanalbudget ab. Sie verteilen Verlust, Anzahl der Diskontinuitäten und Übersprech-Reserve auf Materialien, Routing, Interconnects und jede aktive Entzerrung. Wenn dieses Budget nicht klar und formal spezifiziert ist, erkennen Teams die Lücke erst spät, und jede Korrektur wird teuer.

Stackup, Materialien und Kupferrauheit

Verlust ist meist die erste Einschränkung, die ein Redesign erzwingt. Bei höheren Signalisierungsraten verbrauchen dielektrische und Leiterverluste die Reserve schnell, sodass weniger Spielraum für Entzerrung bleibt. Deshalb gehört die Auswahl des Laminats in die Architektur und die Definition des Stackups, statt erst nach abgeschlossener Platzierung.

Definieren Sie zunächst eine Zielreichweite und ein Einfügedämpfungsbudget und schätzen Sie dann ab, wie viele Diskontinuitäten Sie sich leisten können, einschließlich Vias, Steckverbindern und Gehäusen. Wählen Sie anschließend eine Laminatfamilie und ein Kupferfolienprofil, die bei Serienfertigung zu diesem Budget passen. Glatteres Kupfer reduziert Leiterverluste bei hohen Frequenzen und kann den Unterschied zwischen „abstimmbar“ und „fragil“ ausmachen.

Steckverbinder und Kabel entwickeln sich vom Interconnect zur Kanalarchitektur

In dichten Systemen kann die Wahl des Interconnects die primäre Kanalentscheidung sein.

Board-to-Board-Mezzanine-Steckverbinder, Flyover-Systeme und Near-Chip-Interconnect-Architekturen kommen dort zum Einsatz, wo traditionelles PCB-Routing bei den leistungsstärksten Verbindungen an seine Grenzen stößt. Diese Entscheidungen haben mechanische, thermische, wartungsbezogene und lieferkettenbezogene Auswirkungen und gehören daher auf die Architektur-Checkliste.

Retimer und Redriver werden geplant

Bei den heute höchsten seriellen Datenraten müssen Sie zuerst entscheiden, ob die Verbindung mit passiver Reserve, analoger Unterstützung oder vollständigem Retiming arbeitet.

Redriver erweitern die Reichweite, wenn der Kanal innerhalb der passiven Reserve liegt, aber Unterstützung durch Entzerrung benötigt und das Latenzbudget knapp ist. Sie setzen jedoch einen saubereren Basiskanal und eine engere Kontrolle von Reflexionen voraus.

Retimer sind das Mittel zur Reichweitenerhöhung, wenn das Link-Budget durch Distanz, Anzahl der Steckverbinder oder Formfaktor ausgereizt wird. Sie erhöhen Leistungsaufnahme, Latenz, Komplexität und Qualifizierungsaufwand. Treffen Sie Entscheidungen zu Platzierung und Versorgung der Retimer auf Architekturebene und routen und validieren Sie dann nach diesem Plan.

Der Messplan ist Teil des Designs

Definieren Sie den Messplan vor dem Layout und integrieren Sie ihn als Design-Eingabe in Ihren Workflow. IEEE 370 ist eine gängige Referenz für Interconnect-Charakterisierung und De-Embedding-Verfahren und hilft dabei, Ihre Messungen mit Ihren Simulationen in Einklang zu bringen. Der vorgelagerte Messplan umfasst typischerweise:

• Vertrauenswürdige S-Parameter-Quellen und Akzeptanzkriterien
• Fixture-Strategie, einschließlich dessen, was Sie bauen oder zukaufen werden
• Ansatz für Probe-Launches und Bandbreitenziele
• De-Embedding-Methode und Bezugsebenen
• Ziele für die Korrelation zwischen Simulation und Messplatz sowie Bestehenskriterien

Compliance-Planung ist heute ein größeres Thema

Mit der Weiterentwicklung von Schnittstellen wächst die Testmatrix um mehr Kombinationen aus Datenraten, Kabeltypen, Kanalbedingungen und Betriebsmodi. Bei Wi-Fi-7-Geräten kann die Testmatrix Multi-Link-Betrieb, Puncturing-Verhalten, Kanalbreitenoptionen und optionales 4096-QAM umfassen, die alle mit der Antennenplatzierung und der Koexistenz innerhalb des Produkts zusammenwirken. 

Anforderungen an Emissionen fügen eine weitere Ebene hinzu. FCC Part 15 und CISPR 32 bleiben in vielen Märkten und Produktkategorien die grundlegenden regulatorischen Rahmenwerke, und Designentscheidungen, die Rückströme, Gehäuseresonanzen, Verkabelung und Filterung steuern, sollten als frühe Randbedingungen betrachtet werden. 

Die vorgelagerte Checkliste zur Kanalintegrität, die Re-Spins verhindert

Nutzen Sie diese sechs Pre-Layout-Gates, um die Kanalarchitektur festzulegen, bevor die Reserve verschwindet. Jedes davon entspricht einer Entscheidung, deren Änderung nach dem Layout teuer oder unmöglich wird.

• Definieren Sie Ihr Kanalbudget frühzeitig. Reichweite, Verlust, Übersprechen, Steckverbinder und Reserven.
• Legen Sie Stackup und Materialien mit SI im Regelkreis fest. Verwenden Sie dieselben Annahmen, die Sie später validieren werden.
• Wählen Sie Steckverbinder- und Kabelfamilien als Kanalbausteine. Bestätigen Sie Modellierungsunterstützung und reales Beschaffungsrisiko.    
• Entscheiden Sie, ob Retimer Teil der Architektur sind. Planen Sie Leistungsaufnahme, Fläche und thermische Reserve von Anfang an ein.
•  Erstellen Sie den Messplan frühzeitig. Fixtures, De-Embedding, Korrelationsziele und klare Bestehenskriterien, bevor Sie Hardware aufbauen.
• Ordnen Sie Ihre Compliance-Ziele den Designrandbedingungen zu. Emissionen, Immunitätsanforderungen und regionale Vorgaben beeinflussen Entscheidungen zu Gehäuse, Erdung und Kabeln. 

Ausführlichere Checklisten finden Sie unter What to Spec for Channel Integrity: Practical Checklists for High-Speed Links.

Ausgewählte Produkte

Hier sind fünf Produkte, die die oben genannten Themen veranschaulichen und HF-Koexistenz, Steckverbinderverluste, Flyover-Reichweite und Retimer-Strategie abdecken.

1. Intel Wi-Fi 7 BE200 (Client-Modul). Unterstützt 6 GHz, 320-MHz-Kanäle und 4096-QAM-Modi und ist damit ein gutes Testbeispiel für die HF-Qualitäts- und Koexistenzplanung, die Wi-Fi 7 erfordert. 
2. Molex Mirror Mezz Family (Steckverbinder). Mirror Mezz und Mirror Mezz Pro unterstützen bis zu 112 Gbit/s NRZ, während Mirror Mezz Enhanced bis zu 224 Gbit/s erreicht. 
3. Samtec Si-Fly HD (224 Gbit/s PAM4-Flyover-Systeme). Flyover-Kabelbaugruppen, die entwickelt wurden, um PCB-Leiterbahnverluste bei 224 Gbit/s PAM4 zu umgehen. 
4. Amphenol Mini Cool Edge IO (Flyover-Steckverbindersystem). Zielt auf interne Hochgeschwindigkeits-Kabelarchitekturen ab, bei denen Steckverbinder- und Kabelwahl selbst zum Kanal werden. 
5. Astera Labs Aries PCIe/CXL Smart DSP Retimers. Erweitert die Reichweite über Kanäle mit mehreren Steckverbindern hinweg und erhöht die Reserve in dichten Plattformen. 

Prüfen Sie bei der Recherche nach Komponenten vor dem Layout den Lebenszyklusstatus, freigegebene Alternativen, Verpackungsbeschränkungen und die aktuelle Verfügbarkeit jedes Teils. Nutzen Sie Octopart, die branchenführende Suchplattform für elektronische Komponenten und Teiledaten, um Zeit zu sparen und Überraschungen in späten Phasen zu reduzieren.

Was am Horizont zu sehen ist

PCIe-Switches der nächsten Generation und sich weiterentwickelnde Ethernet-Standards zeigen, wohin sich Interconnect- und Validierungsanforderungen als Nächstes bewegen.

• Microchip Switchtec Gen 6 PCIe-Fanout-Switches. Microchip kündigte im Oktober 2025 eine 3-nm-PCIe-Gen-6-Switch-Familie an, einschließlich Evaluierungswerkzeugen und -kits – ein üblicher Vorläufer für eine breitere Plattformadoption. 
• 802.3dj und die Weichenstellung für PCIe 8.0. Die 802.3dj-Task-Force treibt Ethernet mit 200G pro Lane voran, und das Ökosystem plant bereits über PCIe 7.0 hinaus. Beides zeigt, wohin sich die Anforderungen an Interconnects entwickeln, und erhöht den Druck, die Kanalarchitektur früher festzulegen.

Wenn Standards die Messlatte immer höher legen, liefern die Teams am zuverlässigsten aus, die zum Zeitpunkt der Layout-Freigabe die wenigsten offenen Fragen haben. Der schnellste Weg zur Compliance im ersten Anlauf sind eine disziplinierte Kanalbudgetierung, frühe Modellierung, realistische Messplanung und eine BOM, die zur Physik passt.

Das kostenlose BOM Tool von Octopart ist eine hervorragende Ressource, um den Lebenszyklusstatus zu prüfen, Alternativen zu vergleichen und die Verfügbarkeit Ihrer kanalentscheidenden Bauteile an einem Ort zu bestätigen.