Die IPC-Warnung bezüglich der Zuverlässigkeit von Mikrovias bei Hochleistungsprodukten

Hoffentlich haben Sie bis jetzt die vollständige Pressemitteilung des IPC vom 6. März 2019 über die Warnung vor Feld- und latenten Ausfällen von hochprofiligen HDI-Platinen gelesen. Falls nicht, ist die komplette Pressemitteilung auf I-Connect 007 verfügbar. [1]

Was Sie vielleicht gesehen haben, ist die Warnung, die der IPC in die kommende IPC-6012E, Qualifikations- und Leistungsspezifikation für starre gedruckte Schaltungen, aufnehmen wird:

„In den letzten Jahren gab es viele Beispiele für Mikrovienausfälle nach der Fertigung. Typischerweise treten diese Ausfälle während des Reflow-Lötens auf, jedoch sind sie bei Raumtemperatur oft nicht feststellbar (latent). Je weiter der Montageprozess fortschreitet, in dem sich die Ausfälle zeigen, desto teurer werden sie. Wenn sie unentdeckt bleiben, bis das Produkt in Betrieb genommen wird, stellen sie ein viel größeres Kostenrisiko dar und, was noch wichtiger ist, können sie ein Sicherheitsrisiko darstellen.“

KEINE PANIK! Lassen Sie mich den Hintergrund dieser Warnung erklären.

In den letzten Jahren haben einige OEMs einen latenten Defekt in ihren anspruchsvollen HDI-Mehrschichtplatinen erlebt, obwohl sie mit unseren besten verfügbaren Eingangsprüfungs- und Testmethoden untersucht wurden. Dieser Defekt verursachte Ausfälle, die beobachtet wurden in:

• Post-Reflow In-Circuit-Test
• Während des „Box Level“-Montageumfelds Stress-Screening (ESS)
• Bei Entnahme aus dem Lager
• Im Einsatz (Endkunden-Feldprodukt)

Nach umfangreicher Arbeit und Untersuchungen durch diese OEMs und in Koordination mit dem D-32-Unterausschuss für thermische Stress-Testmethoden gibt die IPC eine neue Testmethode für thermischen Stress (IPC-TM-650, Methode 2.6.27A) und thermischen Schock (IPC-TM-650, Methode 2.6.7.2) heraus. Die Methode 2.6.27 fordert, dass das Testfahrzeug oder der Coupon einem normalen Lötpasten-Reflow-Profil unterzogen wird, um eine Spitzentemperatur von 230 Grad C oder 260 Grad C zu erreichen, während es mit einer 4-Draht-Widerstandsmesseinheit verbunden ist, für sechs (6) vollständige Reflow-Profile ohne den Widerstand um 5% zu erhöhen. Die Daisy-Chain im Test-Coupon muss aus Merkmalen bestehen, die in den tatsächlichen Schaltungen verwendet werden.

Dies hat es diesen OEMs ermöglicht, die latenten Mikrovien-Ausfälle zu erkennen und sich vor möglichen Defektausbrüchen zu schützen. Aber die Ursache für diesen latenten HDI-Ausfall zu finden, war schwer fassbar. Daher organisierte die IPC Anfang 2018 unter der Aufsicht von Michael Carano eine ausgewählte Gruppe von Branchenexperten, um diese Situation zu untersuchen. Später im Jahr 2018 wurde diese Gruppe als IPC V-TSL-MVIA Schwachstellen-Mikrovien-Ausfall Technologie Lösungen Unterausschuss benannt. Ich bin ein Gründungsmitglied dieser Gruppe. Aber lassen Sie mich betonen,

im vergangenen Jahr haben wir uns getroffen und Testdaten, Mikroschnitte und experimentelle Ergebnisse überprüft. Hier ist, was wir WISSEN:

• Der Defekt zeigt sich als Bruch an der metallurgischen Schnittstelle einer Mikrovia zur darunterliegenden Kupferschicht oder zu einer anderen Mikrovia darunter. (siehe Abbildung 1)
• Erstes Auftreten des Produktfehlers festgestellt (gestapelte Mikrovias) 2010.
• Komplexe gestapelte Mikrovias können diesen latenten Defekt aufweisen (>2 Stapel), aber nicht versetzte Mikrovias.
• Bisherige Daten deuten darauf hin, dass gestapelte Mikrovia-Strukturen, insbesondere Stapelhöhen von 3 oder mehr, viel wahrscheinlicher diesen Ausfallmodus erleiden, und es ist immer noch ein Minderheitenanteil (aber wachsend) von hochzuverlässigen Designs.
• Die Schwere der Umgebungsbedingungen der Endanwendung (die wir durch die Schwere der Testbedingungen anzugehen versuchen) scheint einen gewissen Einfluss auf die Wahrscheinlichkeit des Auftretens zu haben.
• Mehrere OEMs erlauben gestapelte GEFÜLLTE Vias, wenn das Design nicht mehr als 2 hat. Drei ist die knifflige Zahl.
• Dies wurde in komplexen HDI-Strukturen wie dem 3-8-3 Qualifikations-Coupon-Design beobachtet, das in Abbildung 2 unten zu sehen ist.
• Produktebene-Ausfälle sind unvorhersehbar (in Bearbeitung, Lagerung oder eingereicht)
• Historische branchenübliche Testmethoden waren unzureichend, um diesen Ausfall zu erkennen, scheinen aber für normale HDI-Konstruktionen ausreichend zu sein.
• Vorbehandlung und thermische Zyklen können diesen Defekt induzieren, aber wenn er auf Raumtemperatur zurückkehrt, ist der Defekt durch 4-Draht-Widerstandsmessungen nicht nachweisbar. Erst wenn die PCB auf Reflow-Temperaturen gebracht wird, wird es offensichtlich.
• Die IPC TM-650 2.6.27A-Technik, die das Reflow-Löten der Montage dupliziert, wird dieses latente Problem zuverlässig erkennen. (siehe Abbildung 3 unten).
• Obwohl das Komitee eine FMEA für Mikrovia-Defekte entwickelt hat, ist nur dieser eine WMI unser Fokus.
• Weitere Arbeit durch das Komitee oder die Industrie ist notwendig, um die Ursache(n) zu identifizieren und Korrekturmaßnahmen zu implementieren. Freiwillige für dieses Komitee werden akzeptiert, vorausgesetzt, sie kommen zur Arbeit. (Kontaktieren Sie Chris Jorgensen bei IPC oder Michael Carano bei rbpchemical.net)
• Jegliche Branchendaten, die sich auf dieses Problem beziehen, können dem IPC beigesteuert werden und werden ‚anonym‘ verwendet.

Um mehr über das WMI-Komitee und unsere Erkenntnisse zu erfahren, gibt es einen Bericht vom APEX 2019 WMI OPEN FORUM [2] und ein White Paper wurde vom Komitee veröffentlicht, IPC WP-023 „Via Chain Continuity Reflow Test: Die versteckte Zuverlässigkeitsbedrohung - Schwache Mikroviaschnittstelle.“ Verfügbar im IPC Buchladen.

Weitere Diskussionen werden auf dem kommenden IPC Annual High-Reliability Forum stattfinden, das vom 14. bis 16. Mai in Baltimore abgehalten wird [3]

ABBILDUNG 1. Der latente Defekt von WMI, beobachtet nach sechs Reflows von 230^°C. [mit Erlaubnis verwendet][4]

ABBILDUNG 2. Ein komplexer HDI-Qualifikationscoupon (3-8-3) mit sowohl gestapelten als auch gestaffelten Mikroviatrukturen. [mit Erlaubnis verwendet] [4]

ABBILDUNG 3. Reflow-Profil und 4-Draht-Widerstand einer 4+N+4 gestapelten Mikrovias-Struktur, die sich nur bei 224,6°C öffnet und beim Abkühlen bei 184°C schließt. Nachfolgende Tests bei Raumtemperatur und thermische Zyklustests zeigten keinen Defekt. [Mit Erlaubnis verwendet] [4]

Haben Sie weitere Fragen? Rufen Sie einen Experten bei Altium an oder erfahren Sie mehr darüber, wie integrierte Designwerkzeuge die Erstellung von hochdichten PCB-Layouts in Altium Designer^® unterstützen.

REFERENZEN

1. IPC-Pressemitteilung, 6. März 2019
2. Schwache Mikroviaschnittstellen-Offenes Forum, IPC APEX, Januar 2019, San Diego, CA
3. IPC-Forum für hohe Zuverlässigkeit in Baltimore, MD, vom 14.-16. Mai 2019
4.  J.R. Strickland & Jerry Magera, Wie MSI Applied Technology die versteckte Bedrohung durch Mikrovias überwand, IPC-Forum für hohe Zuverlässigkeit, 16. Mai 2018, Baltimore, MD