Explícalo Como Si Fuera Diseñador: ELIC PCB y el Enrutamiento HDI

Bajo los estándares IPC-2226, hay varios apilamientos de PCB estándar utilizados para soportar el enrutamiento de PCB HDI, lo que permite el enrutamiento de trazas en componentes BGA de paso fino. La mayoría de las construcciones de apilamiento de PCB HDI estándar utilizan un via enterrado (core) y/o un via pasante que toca todas las capas. Los apilamientos de PCB HDI estándar también podrían usar vias de salto en la capa superficial además de microvias ciegas/enterradas estándar para permitir que las salidas de BGA accedan a las capas internas de un PCB.

Con PCBs que contienen aún más capas y se vuelven más delgados que nunca, se utilizan nuevas técnicas para aumentar la densidad de interconexión. El estilo de diseño de enrutamiento y apilamiento HDI más complejo que se utiliza hoy en día se llama interconexión en cada capa (ELIC, por sus siglas en inglés). Este estilo de enrutamiento sigue una idea simple: extender microvias a través de todo el apilamiento del PCB de modo que las señales puedan enrutarse en interconexiones de alta densidad entre cualquier conjunto de capas en el PCB. Esto podría sonar como una concesión inocua, pero impone restricciones en el proceso de fabricación y los conjuntos de materiales utilizados para construir el PCB. Veremos más sobre ELIC en este artículo.

Diseñando un Apilamiento de PCB ELIC

ELIC a veces se refiere como HDI de cualquier capa, lo que significa que las señales pueden ser enrutadas en interconexiones de alta densidad entre cualquier capa en el apilado. Estas PCBs HDI avanzadas contienen múltiples capas de microvías apiladas llenas de cobre que permiten interconexiones aún más complejas. Al usar ELIC en una placa HDI, cada capa tiene sus propias microvías perforadas por láser llenas de cobre. ELIC utiliza solo microvías apiladas llenas de cobre para hacer conexiones a través de cada capa. Esto permite que se realicen conexiones entre cualquier par de capas en la PCB una vez que las capas están apiladas. Esto no solo ofrece un nivel aumentado de flexibilidad, sino que también permite a los diseñadores maximizar la densidad de interconexión en cualquier capa.

La imagen a continuación muestra una vista transversal lateral de un apilado HDI ELIC. Esta imagen de microsección contiene microvías apiladas a lo largo del apilado de la PCB, pero también podría contener microvías escalonadas en diferentes regiones.

Ya no se necesitan vías pasantes, ya que todas las conexiones entre la placa se fabrican en la acumulación inicial. Dado que ELIC utiliza una estructura rellena de cobre, no se requieren técnicas de chapado para vías rellenas (por ejemplo, VIPPO). Este apilado en particular va en contra de la advertencia de IPC sobre la fiabilidad de las microvías, ya que tenemos microvías apiladas que abarcan todo el apilado de la PCB. No todos los fabricantes pueden garantizar el rendimiento de las PCBs ELIC sin defectos latentes del reflujo. Tenga cuidado al seleccionar un fabricante que pueda proporcionar estas garantías y asegúrese de implementar sus reglas de DFM para asegurar que su placa pase los criterios de calidad y aceptación.

Fabricación ELIC

El proceso de fabricación ELIC comienza con un núcleo ultrafino con microvías perforadas por láser y una base sólida rellena de cobre. Después de que la microvía inicial en una capa interna se rellena con cobre, se agrega la siguiente capa dieléctrica en laminación secuencial. Se aplica perforación láser a la nueva capa para construir la PCB ELIC apilada, seguido del relleno de las vías en esa capa con cobre. Esto se repite hasta que se construye el apilado deseado con microvías rellenas de cobre. El relleno secuencial de cobre mejora la integridad estructural de la placa y es necesario para prevenir el hundimiento/creación de vacíos en las microvías interiores siempre que la acumulación produzca interfaces de chapado fuertes en caso de que se utilicen microvías apiladas.

DFM para PCBs ELIC

En general, hay algunas reglas simples de DFM que se deben seguir al planificar el diseño de un PCB HDI que utilizará ELIC. Además de seguir las recomendaciones de su casa de fabricación HDI, asegúrese de implementar estas recomendaciones generales:

• Elija la relación de aspecto de microvía adecuada para asegurar la fiabilidad en la placa base fabricada
• Asegúrese de especificar microvías rellenas en las capas internas para prevenir la formación de vacíos/hendiduras
• Empareje cuidadosamente el grosor de la capa con el espacio libre y el ancho de traza para líneas controladas por impedancia para asegurar que puede ejecutar su estrategia de fanout
• La disposición de capas debe ser simétrica en todo el dispositivo

Aplicaciones de ELIC

ELIC ha encontrado un lugar en PCBs usados para GPUs y tarjetas de memoria, pero los smartphones, tabletas y dispositivos wearables más nuevos también pueden ser diseñados usando ELIC. Estas aplicaciones tienden a requerir componentes con un alto número de pines y un pitch fino. Estas placas también tienden a usar 10 o más capas. Usar ELIC en estas aplicaciones permite a los diseñadores trazar las interconexiones requeridas en placas con una huella pequeña.

Los apilamientos de PCB ELIC se utilizan comúnmente en aplicaciones de alta velocidad que requieren una alta densidad de IO, como en FPGAs donde se instancian múltiples interfaces en el dispositivo. ELIC también puede usarse en algunas placas que deben admitir enrutamiento RF en materiales de PTFE. En cualquiera de los casos, la desadaptación de impedancia y la pérdida de retorno resultante dominarán en estas líneas, ya que las rutas pueden ser típicamente cortas. Es posible enrutar a través de capas sin dejar muñones en estas placas, ya que no será necesario el retroperforado. Sin embargo, a medida que las rutas se alargan, las pérdidas dieléctricas en estas rutas comenzarán a dominar y limitarán la longitud útil de la traza. Ten en cuenta estos puntos al seleccionar materiales para tu placa HDI.

ELIC también se ha vuelto común en algunas PCBs rigid-flex HDI. Los tamaños de los paquetes se han reducido aún más combinando PCBs compatibles con ELIC con placas rigid-flex plegadas en un solo paquete, siempre y cuando se elija cualquier región de doblado para evitar un exceso de estrés en los apilamientos de microvías. Las técnicas de diseño estándar para cintas flexibles se aplican como lo harían en otras aplicaciones, pero el uso de ELIC permite que las cintas se integren en PCBs más pequeñas.

Las capas internas de señal en diseños de alta densidad y alta velocidad tendrán múltiples planos de tierra/energía que pueden ayudar a proteger las capas de señal entre sí y reducir el acoplamiento. Esto ayuda al cumplimiento de EMC al proteger contra la radiación excesiva. Hay algunos apilamientos de capas moderadas que pueden soportar despliegues de alta densidad y ayudar al cumplimiento de EMC; estrategias de diseño creativas en estas placas pueden ayudar a mantener bajos los conteos de capas de señal y permite el uso de tierra adicional, lo que tiene el efecto dual de reducir el acoplamiento y la EMI.

Cuando estés listo para construir tu apilamiento de PCB ELIC para tu diseño avanzado, utiliza las funciones de diseño de apilamiento de capas y enrutamiento en Altium Designer para construir tu placa. Las herramientas CAD integradas y la característica ActiveRoute^® hacen que el enrutamiento HDI usando ELIC sea muy fácil. Cuando estés listo para liberar estos archivos a tu fabricante, la plataforma Altium 365^™ facilita la colaboración y el compartir tus proyectos.

Solo hemos arañado la superficie de lo que es posible con Altium Designer en Altium 365. Comienza tu prueba gratuita de Altium Designer + Altium 365 hoy.