Conexiones de Alta Densidad - Una Guía de Diseño y Fabricación

CAPÍTULO 1

Introducción a las Interconexiones de Alta Densidad

LA EVOLUCIÓN DE LA ELECTRÓNICA

La electrónica es una industria relativamente nueva, ya que solo han pasado 65 años desde que se inventó el transistor. La válvula de radio se desarrolló hace casi 100 años pero floreció en la Segunda Guerra Mundial, con comunicaciones, radar, fusión de municiones (especialmente la fusión electrónica del altímetro de radar para la primera bomba atómica) y ha evolucionado hasta convertirse en la industria más grande del mundo. Todos los componentes electrónicos deben estar interconectados y ensamblados para formar una unidad funcional. El empaquetado electrónico es la tecnología donde integramos el diseño y la fabricación de estas interconexiones. Desde principios de la década de 1940, la plataforma de construcción básica del empaquetado electrónico es la placa de circuito impreso (PCB). Esta Guía describe los enfoques de diseño avanzado y los procesos de fabricación necesarios para diseñar los PWB más complejos, las interconexiones de alta densidad (HDI), como se ilustra en la Figura 1.

Este capítulo introduce las consideraciones básicas, las principales ventajas y los posibles obstáculos que deben tenerse en cuenta en la selección de los métodos de interconexión de alta densidad. Su principal énfasis está en las interconexiones y el cableado de componentes. El foco está en la densidad y los posibles efectos que la selección de varios tipos de placas HDI y alternativas de diseño podrían tener en el costo y el rendimiento del ensamblaje electrónico completo.

Desde que los circuitos impresos se volvieron más comunes desde principios de los años 50, la densidad y complejidad de las interconexiones ha aumentado rápidamente, pero no tanto como en los últimos diez años. La tecnología convencional de circuitos impresos es capaz de satisfacer la mayoría de los requisitos actuales. Sin embargo, hay un grupo creciente de productos denominados "Interconexiones de Alta Densidad" (HDI, por sus siglas en inglés) que se utilizan para crear interconexiones aún más densas, y son estas las que son objeto de este Manual.

Tendencias de Interconexión

Los impulsores para la interconexión de mayor densidad se clasifican en tres categorías; plataformas, rendimiento y partes:

Plataformas

Con mercados de rápido crecimiento para productos como teléfonos móviles, electrodomésticos digitales y computadoras portátiles, todos los cuales representan nuevas oportunidades. HDI hace posible que la electrónica sea más pequeña y ligera.

Rendimiento

Con tiempos de subida de semiconductores disminuidos, y más comunicaciones RF y de microondas, en frecuencias de hasta 80 GHz en algunas áreas de telecomunicaciones.

Partes

La evolución de la tecnología de silicio de transistores más pequeños y sus tiempos de subida más rápidos conduce al desafío de proporcionar más conexiones en una huella más pequeña, lo que se traduce en más conexiones por unidad de área.

Todas estas tendencias crean una demanda de interconexiones más densas, con dimensiones de trazas y espacios más pequeños, vías más pequeñas y más vías enterradas. Aunque esto no necesariamente va acompañado de un cambio en las prácticas de diseño de placas, las construcciones convencionales pueden alcanzar sus límites y el diseño de construcciones HDI requiere repensar las estrategias de diseño.

FIGURA 1. La electrónica ha evolucionado en densidad desde la década de 1940, hasta el estado actual de interconexiones de alta densidad que incluyen apilamiento 3D y componentes integrados.

PLATAFORMAS MULTICAPA HDI

HDI es un mercado de aplicación de PWB tan grande y en crecimiento, que hay al menos tres (3) diferentes Plataformas HDI que lo conforman. Estas cuatro plataformas son 1. Módulos de Substratos e Interposers; 2. Portátiles; y 3. Alto rendimiento.

Módulos de Substratos e Interposers

Esta tecnología se utiliza para sustratos aptos para flip chip o para unión por hilo. Las microvías permiten la densidad aumentada necesaria para escapar de los flip chips de alta densidad. Los materiales dieléctricos son las películas ingenieradas más recientes. Un ejemplo típico se puede ver en la Figura 2. Los módulos son sustratos pequeños que pueden tener sus ICs unidos por hilo, montados con flip chip o TAB, o pueden usar CSPs de paso fino. Los componentes discretos son típicamente muy pequeños, como 0201 o 01005s e incluso pueden estar embebidos. Las reglas de diseño suelen ser más gruesas que las del sustrato de un único IC, ya que el módulo puede ser más grande que un paquete de IC único. 

Portátiles

Los productos portátiles y de consumo miniaturizados están a la vanguardia en la Tecnología HDI. Los diseños densos ofrecen factores de forma pequeños y características muy densas, incluyendo micro-BGA y huellas de flip chip. La aplicación más grande actualmente son los teléfonos móviles. Un producto típico de teléfono móvil (Motorola MicroTack y el Apple iPhoneX) se pueden ver en las Figuras 3.

Alto Rendimiento 

Esta tecnología se utiliza para placas de alto conteo de capas con componentes de alta I/O o de pequeño paso. No siempre es necesario un tablero con vías enterradas. Las microvías se utilizan para formar el área de escape de componentes densos (alta I/O, micro BGA). El dieléctrico se refuerza con lámina recubierta de resina, prepregs reforzados y núcleos, y laminados de alto rendimiento. Un ejemplo típico se ve en la Figura 4. Una posible cuarta plataforma a desarrollar son los ‘componentes embebidos’ vistos en la Figura 5.

FIGURA 2. Módulos de alta densidad para a. Substratos de flip chip y b. Telecomunicaciones

FIGURA 3. La complejidad y densidad en constante aumento caracterizan a las placas HDI utilizadas en teléfonos móviles desde 1994 hasta la actualidad.

FIGURA 4. Una placa de telecomunicaciones de alta fiabilidad para un controlador de red óptica triple OC-192 (10 Gb/s). La construcción es de laminados de baja pérdida y utiliza una estructura HDI de 1+6+1.

FIGURA 5. El uso típico de microvías para conectar varios capacitores y resistencias embebidos.

MEJORAS DE RENDIMIENTO

Cuando se requieren mejoras de rendimiento para las PWBs, HDI es el principal contribuyente. Además de hacer la PWB más pequeña, ligera y delgada, tendrá un rendimiento eléctrico superior. Algunas de estas mejoras son:

• Orden de magnitud menor en parásitos eléctricos de vías
• Estabilizadores mínimos 
• Tensión de alimentación estable
• Eliminación de capacitores de desacoplamiento
• Menor diafonía e interferencia
• Mucho menor RFI / EMI
• Planos de tierra más cercanos
• Oportunidades para capacitancia distribuida (PWR/GND)
• Planos de tierra superficiales con vías en almohadillas reducen emisiones y radiación

A medida que las fábricas de semiconductores reducen el tamaño de sus dispositivos, la física permite tiempos de subida/bajada más rápidos. Esto se manifiesta en un rendimiento de mayor frecuencia. Pero con dispositivos más pequeños viene muchos más en un chip y mayor disipación de calor. Con una reducción en el voltaje de suministro de energía para minimizar la disipación de potencia, lo que resulta es aumentar la sensibilidad de los circuitos a varias formas de ruido y pérdida de fuerza de señal. Los laminados de alto rendimiento siempre han sido uno de los requisitos. Además, los procesos mejorados para la fabricación de microvías también mejoran el rendimiento de alta frecuencia. Las microvías tienen casi 1/10 de los parásitos de los THs. Las estructuras de vehículos de prueba pueden validar la menor inductancia en microvías, y cuando se combinan con capacitores de desacoplamiento de baja inductancia, y vías en almohadillas, muestran los méritos de la reducción de ruido, especialmente para lógica de alta velocidad.

ACCESO A COMPONENTES AVANZADOS (PARTES)

La industria de semiconductores es el principal motor para la electrónica. Geometrías de puerta más pequeñas y un mayor número total de puertas permiten realizar más funciones, y más rápido. Con obleas más grandes, los precios continúan cayendo. 

El empaquetado de circuitos integrados, como dispositivos de paso de 0.80 y 0.65 mm, se beneficia de tecnologías PCB como HDI, pero es en el uso de dispositivos de paso de 0.8 mm y menores donde HDI realmente comienza a ofrecer ventajas. Los vías ciegas ahorran espacio en las capas internas y tienen reducidos diámetros de anillo de vía, así como también hacen posible el uso de vías en pads. Típico de estos dispositivos es el procesador de señal digital (DSP) de 953 pines y paso de 0.65mm, visto en la Figura 6a o el DSP de 498 pines mostrado en la Figura 6b. Los otros componentes nuevos que se están volviendo más comunes son aquellos con conteos de pines muy altos de alrededor de 600 a 2500 pines, incluso en pasos de 1.00 y 0.8 mm. Aunque algunos de estos son conmutadores digitales de telecomunicaciones (Figura 6c), la gran mayoría son los nuevos arreglos de puertas programables en campo (FPGAs). Los productos actuales de Actel, Infineon, Xilinx y Altera tienen paquetes con 456, 564, 692, 804, 860, 996, 1020, 1164, 1296, 1303, 1417, 1508, 1696 y 1764 pines. ¡Se están diseñando FPGAs de más de 2000 pines!

FIGURA 6. a. Dispositivos de paso fino como este microprocesador de 953 pines - 0.65 mm de paso, b. el dispositivo DSP de 498 pines a 0.5 mm o c. el controlador de 480 pines @ 0.4 mm, incluso el d. 182 pines @ 0.25 mm requieren microvías. e. El interruptor digital de 2577 pines - 1.0 mm de paso ahora requiere microvías para poder conectarlos en un circuito impreso.

OPORTUNIDADES HDI

Otros beneficios del uso de tecnologías HDI pueden venir de la facilidad de diseño resultando en un Tiempo de Lanzamiento al Mercado más Rápido y su Mejorada Fiabilidad.

Tiempo de Lanzamiento al Mercado más Rápido

El tiempo de lanzamiento al mercado se acelera debido a la colocación más fácil de componentes usando vías ciegas o vías en almohadillas. Otras eficiencias de diseño surgen debido a espacios más pequeños, mejoras en la salida de BGAs, enrutamiento por bulevares (ver Capítulo 4) y la facilidad de autoruteo usando vías ciegas/enterradas sobre vías pasantes. Los tiempos de diseño del sistema general pueden reducirse debido al mejor rendimiento eléctrico de las vías ciegas en lugar de las vías TH, se requerirán menos repeticiones debido a la integridad de la señal y la reducción de ruido.

Fiabilidad Mejorada

Extensas pruebas de fiabilidad fueron realizadas por el IPC-ITRI a finales de los años 90 sobre la fiabilidad de los microvías. [1]  Otros grupos (como HDPUG & NASA-JPL) también han producido informes sobre la superior fiabilidad de los vias ciegos pequeños sobre los vias TH. [2]  Entender el ‘POR QUÉ’ es bastante simple!  La relación de aspecto del via (AR - relación profundidad a diámetro) es menor que (<) 1:1 en comparación con los TH con un AR de >6:1 (+) que llegan hasta 20:1. Esto es resultado de los materiales delgados y materiales de bajo coeficiente de expansión térmica en el eje Z utilizados en HDI (ver Capítulo 2). Los materiales HDI son numerosos y superan en variedad al laminado multicapa, por lo tanto, están cubiertos por la norma IPC IPC-4104A y no por la IPC-4101B. Si los vias ciegos están perforados y plateados correctamente, entonces rendirán con muchas veces el ciclo térmico como los TH típicos (ver Capítulo 6) 

Los materiales HDI delgados son, por lo tanto, bien adecuados para la transferencia de calor térmico y esto también está cubierto en las Normas de Diseño HDI de IPC, IPC-2226.

Costo Menor

Los capítulos 4 y 5 discutirán en detalle el proceso de diseño mejorado para PWBs HDI. Planificado y ejecutado correctamente, el multilayer HDI puede ser menos costoso que la alternativa de placa TH. Como se ilustra en la Figura 4, el Benchmark de un multilayer TH de 14 capas de alta velocidad e impedancia controlada a un multilayer HDI de 8 capas. Al utilizar completamente el Lado Secundario del PWB, se requirió un 40% menos de área para conectar todos los componentes, además de 6 capas menos.

PREDICTABILIDAD O “¿CUÁNTO COSTARÁ?” Y LA NECESIDAD DE MODELOS DE DISEÑO

Predictabilidad

Los clientes necesitan conocer el apilado HDI, las reglas de diseño y el PRECIO, ANTES de comenzar el proyecto o diseño de la placa.

Los fabricantes pueden cotizar el diseño DESPUÉS de que esté diseñado, pero sin los números por adelantado - nadie puede permitirse el tiempo para seguir un camino sin salida. El concepto de que, “¡Los microvías cuestan más!” es uno de no saber cómo diseñar correctamente una placa HDI.

Uno de los beneficios de hacer Benchmarking de HDI durante los últimos 37 años, fue el gráfico de Comparación entre TH y HDI visto en la Figura 7. La Comparación de Precio / Densidad. Las dos variables clave son RCI, una moneda de comparación, normalizada al precio actual de un multilayer de 8 capas y DEN, el número promedio de pines en una placa dividido por el largo y ancho de la placa.

FIGURA 7. Comparación de Precio / Densidad entre TH y HDI. El Índice de Costo Relativo (RCI) y el predictor de DENsidad (pines/pulg. cuadrada) proporciona una comparación rápida de las capas TH (columna A) con estructuras HDI equivalentes (columnas B – G).

Los RCIs en la matriz son los números de "Base" (o mínimos) para los costos. Pero el número de "Techo" para un rango está fuera de nuestra capacidad de calcular o establecer en este momento. Todo depende de los diversos factores en el diseño. Los rendimientos son muy sensibles al diámetro mínimo, anillos anulares, traza mínima y espaciado, espesores de material, número total de agujeros y su densidad. Otros factores de costo como el acabado final, relleno de agujeros y tolerancias afectarán el precio. He añadido una columna para "Densidad" (DEN). Esta es el Número Máximo de Conexiones Eléctricas (llamadas 'pines') por pulgada cuadrada de superficie (para ambos lados). Las líneas discontinuas son PCBs "Equivalentes". Así, como ejemplo, una placa de 18 capas TH (a través de agujero-columna A) con un promedio de 100 'pines' por pulg. cuadrada podría haber sido diseñada como una placa HDI de 10 capas (1+8+1-columna C) porque puede manejar 210 'pines' por pulg. cuadrada (p/si). O, podría haber sido diseñada como una placa HDI de 6 capas con 2+2+2 (columna E, también 200 p/si).

El RCI no muestra el ahorro de costos "Absoluto" en este ejemplo. El ahorro de costos "Relativo" es del 28.1% para el de 10 capas y del 20.5% para los equivalentes HDI de 6 capas. Pero una placa más pequeña podría resultar en más placas por panel y el "PRECIO" sería incluso más bajo que los números anteriores. En el rango de 8L a 18L, las placas HDI, especialmente las de 2+N+2, NO son equivalentes a las placas TH de 8L a 18L, representan placas con 12X- 20X la densidad de las placas TH.

Esta Matriz se basa en FR-4. Esto tiene dos implicaciones importantes. La escala RCI de TH (de 4L a 16L) representa una fijación de precios competitiva establecida por China. Esta escala está deprimida en comparación con la fijación de precios de HDI. Por lo tanto, la fijación de precios de HDI, si es igual o menor, es muy competitiva. Si el material de construcción NO es FR-4, sino un material más caro, de bajo Dk o bajo Dj, entonces los ahorros de HDI serán MUCHO MAYORES a medida que reduzcas capas!

CAPÍTULO 2

MATERIALES PARA INTERCONEXIONES DE ALTA DENSIDAD (HDI)

En este capítulo, discutiremos los materiales utilizados para fabricar circuitos HDI. Existen varios buenos recursos sobre el tema de materiales para PCBs (como el Printed Circuit Handbook editado por Holden & Coombs), así que nos concentraremos en aquellos materiales que son específicos para HDI. 

El mercado actual de materiales HDI en todo el mundo fue estimado por BPA Consulting Ltd. en 83 millones de metros cuadrados. La clasificación por BPA Consulting de los once (11) materiales HDI utilizados, en orden de uso:

• Prepregs Perforables por Láser-40.4%
• RCC-28.3%
• Prepregs Convencionales-17.2%
• ABFilm-5.0%
• Epoxi-3.3%
• Otros-3.2%
• BT-1.8%
• Aramid-0.4%
• Poliamida-0.3%
• Película Seca Fotográfica-0.1%
• Líquido Fotográfico-~0.0%

Los principales componentes materiales de los PCBs son la resina polimérica (dieléctrico) con o sin rellenos, refuerzo y lámina metálica. Una construcción típica se muestra en la Figura 1. Para formar un PCB, se apilan capas alternas de dieléctrico, con o sin refuerzo, entre las capas de lámina metálica.

La mayoría de los materiales son de epoxi, pero algunos son de BT, PPE, éster cianato y acrilatos modificados. Los materiales más nuevos son el creciente número de prepregs perforables por láser.

FIGURA 1. Construcción de un laminado PWB [Fuente: PC Handbook, 7.ª Ed]

DIELÉCTRICOS Y AISLANTES

La resina base de la industria ha sido la resina epoxi. El epoxi ha sido un material básico debido a su costo relativamente bajo, excelente adherencia (tanto a las láminas metálicas como a sí mismo) y buenas propiedades térmicas, mecánicas y eléctricas. A medida que las demandas de un mejor rendimiento eléctrico, la capacidad para soportar las temperaturas del soldado sin plomo (ver Tabla 1) y el cumplimiento ambiental han entrado en escena, la química básica del epoxi ha cambiado drásticamente a lo largo de los años. 

Los epoxis son resinas termoestables y utilizan endurecedores y catalizadores para facilitar las reacciones de entrecruzamiento que conducen al producto curado final. Los epoxis también son inherentemente inflamables, por lo que se incorporan retardantes de llama en la resina para reducir en gran medida la inflamabilidad. Tradicionalmente, el principal agente de curado era el Dicy, pero ahora se utilizan varios compuestos fenólicos. Los compuestos de bromo tradicionales (es decir, TBBA) utilizados como retardantes de llama están siendo sustituidos por otros compuestos como los que contienen fósforo debido a preocupaciones sobre el bromo que ingresa al medio ambiente cuando se desechan los PCBs. Muchas empresas han adoptado un requisito de "Libre de Halógenos" en anticipación de una eventual prohibición o por la apariencia de ser "verdes".

TABLA 1. Las cuatro características térmicas importantes de un laminado 'libre de plomo' y STII.

FIGURA 2. Algunos valores de STII de laminados comunes.

Otras resinas que se utilizan comúnmente se seleccionan típicamente para abordar deficiencias específicas de los sistemas de resina epoxi. El BT-Epoxy es común para paquetes de chips orgánicos debido a su estabilidad térmica, mientras que las resinas de poliimida y éster cianato se utilizan por sus mejores propiedades eléctricas (menor Dk y Df) así como por una estabilidad térmica mejorada. A veces se mezclan con epoxi para reducir costos y mejorar las propiedades mecánicas. Una propiedad térmica importante para el ensamblaje sin plomo es el STII y algunos valores de laminados se pueden ver en la Figura 2.

Además de las resinas termoestables, se utilizan resinas termoplásticas incluyendo poliimida y politetrafluoroetileno (PTFE). A diferencia de la versión termoplástica de poliimida, que es relativamente frágil, la versión termoestable es flexible y se suministra en forma de película. Se utiliza típicamente para hacer circuitos flexibles así como los circuitos combinados llamados rígido-flexibles. También es más caro que el epoxi y se utiliza según sea necesario.

Para ayudar en su selección del laminado adecuado para HDI, la Figura 3 muestra una selección de laminados de todo el mundo y su equivalencia. 

FIGURA 3. Cuadro de sustitución de laminados para muchos laminados de PCB

MATERIALES REFORZADOS

Fibra de vidrio convencional y perforable por láser

La mayoría de los materiales dieléctricos que se utilizan para fabricar placas de circuito impreso incorporan refuerzo en el sistema de resina. El refuerzo generalmente toma la forma de fibra de vidrio tejida. La fibra de vidrio tejida es como cualquier otro tejido, compuesto por filamentos individuales que se entrelazan en un telar. Utilizando diferentes diámetros de filamentos y diferentes patrones de tejido, se crean diferentes estilos de tela de vidrio.

La fibra de vidrio añade durabilidad mecánica y térmica al dieléctrico, pero presenta algunos problemas cuando se utiliza en construcciones HDI. La Figura 5 muestra que la tela de vidrio está tejida, y la tabla muestra los estilos, hilos y el grosor de esos hilos. Cuando se utilizan láseres para crear los vías, la diferencia en las tasas de ablación entre la fibra de vidrio y la resina circundante puede causar una mala calidad del agujero. Además, dado que la tela de fibra de vidrio no es uniforme debido a que tiene áreas sin vidrio, áreas con un solo hilo y las intersecciones de hilos (también conocidas como nudos), es difícil establecer parámetros de perforación para todas estas regiones. Por lo general, la perforación se establece para la región más difícil de perforar, que es el área del nudo. 

Los fabricantes de fibra de vidrio han creado los llamados dieléctricos perforables por láser al esparcir los hilos en ambas direcciones y hacer el tejido más uniforme, lo que minimiza las áreas sin fibra de vidrio así como el área de los nudos. La Figura 4 muestra los 12 LDPs actualmente disponibles y sus propiedades. Aún se requiere más energía para penetrar la fibra de vidrio que la resina, pero ahora los parámetros de perforación pueden optimizarse para obtener resultados consistentes en todo el panel. 

FIGURA 4.  Tabla de especificaciones de tela para fibra de vidrio perforable por láser.

RCCs

Lámina de Cobre Recubierta de Resina (RCC)

Las limitaciones de los dieléctricos reforzados con fibra de vidrio llevaron a las empresas a buscar soluciones dieléctricas alternativas. Además de los problemas con la perforación láser (mala calidad del agujero y largos tiempos de perforación), el grosor de la fibra de vidrio tejida limitaba cuán delgadas podían ser las PCBs. Para superar estos problemas, se utilizó la lámina de cobre como portador del dieléctrico para que luego pudiera incorporarse a la PCB. Estos materiales se llaman "Cobre Recubierto de Resina" o RCC. La lámina RCC se fabrica utilizando un proceso de rollo a rollo.

FIGURA 5.  Fotos de telas de fibra de vidrio estándar y perforable por láser.

El cobre pasa por una cabeza de recubrimiento y la resina se deposita en el lado tratado del cobre. Luego pasa por hornos de secado y se cura parcialmente o se lleva a un estado "B", lo que permitirá que fluya y rellene las áreas alrededor de la circuitería interna y se adhiera al núcleo. Los sistemas de resina suelen modificarse con un restringidor de flujo para prevenir el exceso de expulsión durante el proceso de laminación. 

La mayoría del foil de RCC se fabrica de esta manera, pero existen tipos adicionales. Uno de estos tipos es un producto de dos etapas (Figura 6). Después de que se recubre la primera capa de resina, se pasa nuevamente por el recubridor para añadir una segunda capa. Durante la segunda capa, la primera capa se cura completamente, mientras que la segunda capa se lleva a un estado "B". La ventaja de este proceso es que la primera etapa actúa como un tope firme y garantiza un grosor mínimo entre capas. La desventaja es que el producto es más caro que la versión de una sola capa.

A pesar de todos los beneficios del foil RCC, existen preocupaciones sobre la falta de refuerzo en términos de estabilidad dimensional y control de espesor. Se desarrolló un nuevo material para abordar estas preocupaciones. MHCG de Mitsui Mining and Smelting incorpora una fibra de vidrio ultradelgada (ya sea 1015 o 1027) durante el proceso de recubrimiento con resina. La fibra de vidrio es tan delgada que no se puede hacer un prepreg con ella, ya que no puede pasar por una torre de tratamiento como la fibra de vidrio tradicional. También hay disponible un RCC de poliimida/epoxi. 

La fibra de vidrio no impacta significativamente la perforación láser, sin embargo, proporciona una estabilidad dimensional igual o mejor que el prepreg estándar. Ahora están disponibles capas dieléctricas de hasta 25 micrones de espesor, lo que permite productos multicapa muy delgados. 

El costo es otro aspecto del foil RCC que preocupa. Los foils RCC casi siempre cuestan más que la combinación equivalente de prepreg/lámina de cobre. Sin embargo, el foil RCC puede resultar en un producto menos costoso cuando se toma en consideración el tiempo de perforación láser. A medida que aumenta el número de agujeros y el tamaño del área, la mejora en el rendimiento de los taladros láser compensa con creces el mayor costo del foil RCC.

FIGURA 6.  Cuatro estilos disponibles de cobre recubierto con resina (foil)

OTROS DIÉLECTRICOS

El epoxi líquido optimizado puede proporcionar el menor costo de todos los dieléctricos para HDI. También es el más fácil de aplicar en capas delgadas para el cableado de líneas finas. Se puede recubrir mediante serigrafía, recubrimiento vertical u horizontal con rodillo, recubrimiento por menisco o recubrimiento por cortina. La marca Taiyo Ink es la más utilizada, pero Tamura, Tokyo Ohka Kogyo y Asahi Denka Kogyo también tienen productos.

Éteres de Polifenilo/Óxido de Polifenileno:  P.M > 288° C son termoplásticos de Éteres de Polifenilo (PPE) o Óxido de Polifenileno (PPO) con puntos de fusión bien por encima de 288°-316° C. Las mezclas de PPO/Epoxy tienen un Tg >180° C con temperaturas de descomposición más altas. Su popularidad se debe a su excelente rendimiento eléctrico, ya que tienen constantes dieléctricas y tangentes de pérdida más bajas que muchos de los termoestables como el epoxi y BT con baja absorción de agua. Sus altos puntos de fusión y resistencia química hacen que el desbarbado sea un proceso crítico.

PROPIEDADES ELÉCTRICAS

La Figura 7 muestra las constantes dieléctricas (Dk) y los factores de disipación (Dj) de los dieléctricos populares, incluidos aquellos adecuados para lógica de muy alta velocidad. La Tabla 2 enumera otras características eléctricas relacionadas con el rendimiento de alta velocidad para el diseño HDI.

FIGURA 7.  Las características eléctricas de varios laminados por su constante dieléctrica y factor de disipación

TABLA 2.  Otras consideraciones importantes de rendimiento eléctrico al diseñar circuitos de alta velocidad.

HABILITANDO TRAZAS Y ESPACIOS FINOS

Para lógicas de muy alta velocidad, las señales viajan en la superficie del conductor (el Efecto Piel). Los foils de cobre suaves permiten la fabricación de trazas y espacios muy finos con menos pérdidas de cobre. (Ver Figura 8)  en la Figura 9, las trazas ultrafinas son posibles con los foils de cobre de 5 micrones y 3 micrones, o con un proceso mSAP.

FIGURA 8.  El tratamiento del foil para adhesión viene en cuatro perfiles y es importante para las pérdidas de cobre (efecto piel)

FIGURA 9.  El foil de cobre muy delgado y suave puede permitir trazas y espacios muy finos (8um/8um)

Materiales para Interconexiones de Alta Densidad es un tema serio para diseñadores de PCB e Ingenieros Eléctricos. Existen varios buenos recursos sobre el tema de materiales para PCBs y el enfoque aquí ha sido en Materiales HDI para ayudar al ingeniero a diseñar tarjetas de circuito impreso.

CAPÍTULO 3 

Proceso de Fabricación HDI

FABRICACIÓN INICIAL HDI

Los circuitos impresos de Interconexión de Alta Densidad realmente comenzaron en 1980, cuando los investigadores empezaron a investigar maneras de reducir el tamaño de las vías. El primer innovador no es conocido, pero algunos de los pioneros más tempranos incluyen a Larry Burgess de MicroPak Laboratories (desarrollador de LaserVia), el Dr. Charles Bauer en Tektronix (quien produjo vías fotodieléctricas), [1] y el Dr. Walter Schmidt en Contraves (quien desarrolló vías grabadas con plasma).

La primera construcción en serie o tableros impresos secuenciales aparecieron en 1984, comenzando con los tableros de computadora FINSTRATE perforados por láser de Hewlett-Packard, seguidos en 1991 en Japón con Circuitos Laminar Superficiales (SLC) [2] por IBM-YASU y en Suiza con DYCOstrate [3] por Dyconex. La Figura 1 muestra uno de esos primeros tableros FINSTRATE de Hewlett Packard, en la portada del Journal de Hewlett-Packard (1983).

HP Finstrate Laser-Via

HP no tenía la intención de desarrollar microvías perforadas con láser. Fueron el resultado de la ingeniería inversa de su nuevo chip de microcomputadora de 32 bits. Lo llamaron el chip “FOCUS”, un microprocesador de 32 bits desarrollado en NMOS-III, que tiene la característica de ser muy ávido de corriente. Una de las primeras sorpresas con este nuevo microprocesador fue que no podía manejar la inductancia de un vía pasante estándar de 0.3 mm de diámetro en una placa de 1.6 mm de espesor. Solo podía manejar 20-30 nHenrys de inductancia, o una vía ciega de 0,125 mm. La segunda sorpresa fue que no tenía la energía para manejar las pérdidas normales de FR-4 (Dj=0.020), por lo que se utilizó politetrafluoroetileno (PTFE) puro. El requisito de enfriamiento del IC requería una placa con núcleo de metal con microvías ciegas muy pequeñas y un dieléctrico de muy bajas pérdidas. La placa resultante creada fue una tecnología de construcción con núcleo de cobre que tenía circuitos integrados (ICs) unidos directamente con alambre. 

FIGURA 1. La primera PCB con microvías en producción general. La FINSTRATE de Hewlett Packard se puso en producción en 1984. Era una tecnología de construcción sobre un núcleo de cobre, con PTFE puro como dieléctrico que tenía circuitos integrados (IC) unidos directamente por cable. 

Foto-vía de IBM SLC

Desde la introducción de la tecnología SLC de IBM en 1991, se han desarrollado e implementado muchas variaciones de métodos para la producción en masa de placas de cableado HDI, siendo la tecnología de perforación láser la más destacada en términos de volumen producido. Otros métodos todavía son utilizados por un número de fabricantes de PWB, pero en una escala mucho menor.

Sin embargo, se pondrá mayor énfasis en el proceso de perforación láser (vía láser a partir de ahora) ya que es el proceso más popular hoy en día y parece que su popularidad crecerá en el futuro. Se debe entender que la formación de agujeros de vía es solo un elemento de la fabricación de placas de cableado HDI. La fabricación de placas de cableado HDI con agujeros microvía involucra muchos procesos no comunes en la fabricación de placas convencionales. 

Conceptos Básicos de Fabricación HDI

La Figura 2 muestra la descomposición del proceso de fabricación de Tecnologías de Construcción Secuencial (SBU) o Interconexiones de Alta Densidad. Los tres elementos básicos son:

• Formato Dieléctrico 
• Formación de Vías 
• Métodos de Metalización

FIGURA 2. La tecnología de construcción secuencial (HDI) tiene tres características principales: Formato Dieléctrico, Formación de Vías y Métodos de Metalización (Cortesía de DuPont.)

El proceso de fabricación para cada tecnología de microvía comienza con un núcleo base, que puede ser una placa de doble cara simple que lleva planos de alimentación y tierra, o una placa multicapa que lleva algún patrón de señal además de los planos de alimentación y tierra. El núcleo generalmente tiene agujeros pasantes metalizados (PTHs). Estos PTHs se convierten en BVHs. A menudo, a tal núcleo se le llama núcleo activo.

Diélectricos y Aislantes

Una visión general de los dieléctricos y materiales conductivos aplicados utilizados en la fabricación de microvías se cubre en la norma IPC-4104A.  Algunos de estos dieléctricos pueden usarse tanto en aplicaciones de empaquetado de chips como en HDI de PWB. Se hacen referencias cruzadas a las especificaciones de material relevantes de la especificación IPC/JPCA-4104 para materiales HDI y de microvías.

La selección de material necesita responder a estas preguntas:

• ¿El dieléctrico utilizará una química compatible con la química actual utilizada por el material del sustrato base?
• ¿Tendrá el dieléctrico una adherencia aceptable del cobre plateado? (Muchos fabricantes de equipos originales [OEMs] desean >6 lb./in. [1.08 kgm/ cm] por 1 oz. [35.6 µm] de cobre.)
• ¿Proporcionará el dieléctrico un espaciado dieléctrico adecuado y fiable entre las capas metálicas?
• ¿Cumplirá con las necesidades térmicas?
• ¿Proporcionará el dieléctrico un Tg “alto” deseable para el bonding de alambres y el retrabajo?
• ¿Sobrevivirá al choque térmico con múltiples capas SBU (es decir, flotaciones de soldadura, ciclos térmicos acelerados, múltiples reflujos)?
• ¿Tendrá microvías plateables y fiables (es decir, ¿tendrá margen para asegurar un buen plateado hasta el fondo de la vía)?
• La selección de materiales necesita responder a estas preguntas:
• ¿Usará el dieléctrico una química compatible con la química actual utilizada por el material del sustrato principal?
• ¿Tendrá el dieléctrico una adherencia aceptable del cobre plateado? (Muchos fabricantes de equipos originales [OEMs] desean >6 lb./in. [1.08 kgm/ cm] por 1 oz. [35.6 µm] de cobre.)
• ¿Proporcionará el dieléctrico un espaciado dieléctrico adecuado y fiable entre las capas metálicas?
• ¿Cumplirá con las necesidades térmicas?
• ¿Proporcionará el dieléctrico un deseable Tg "alto" para el bonding de alambres y el retrabajo?
• ¿Sobrevivirá al choque térmico con múltiples capas SBU (es decir, flotaciones de soldadura, ciclos térmicos acelerados, múltiples reflujos)?
• ¿Tendrá microvías plateables y fiables (es decir, ¿tendrá la capacidad de asegurar un buen plateado hasta el fondo de la vía)?

Hay nueve materiales dieléctricos generales diferentes utilizados en sustratos HDI. Las hojas de corte de IPC como IPC-4101B e IPC-4104A cubren muchos de estos, pero muchos aún no están especificados por los estándares de IPC. Los materiales son: Hay nueve materiales dieléctricos generales diferentes utilizados en sustratos HDI. Las hojas de corte de IPC como IPC-4101B e IPC-4104A cubren muchos de estos, pero muchos aún no están especificados por los estándares de IPC. Los materiales son:

• Diélectricos Líquidos Fotosensibles
• Diélectricos en Película Seca Fotosensible
•  Película Flexible de Poliimida
• Películas Secas Curadas Térmicamente
• Dieléctrico Líquido Curado Térmicamente
• Lámina de Cobre Recubierta de Resina (RCC), de doble capa y reforzada
• Núcleos y Prepregs FR-4 Convencionales
• Nuevos Prepregs ‘spread-glass’ perforables por láser (LD)
• Termoplásticos

Formación de Vía de Interconexión

Esta sección discute procesos que emplean diversas técnicas de formación de agujeros de vía mediante perforación. La perforación de vías pasantes es posible por debajo de 0.20 mm (0.008 pulgadas), pero el costo y la practicidad desalientan esto. Por debajo de 0.20 mm (0.008 pulgadas), el láser y otros procesos de formación de vías son más rentables. Existen muchos métodos diferentes para formar los IVHs utilizados en los procesos HDI. La perforación láser es la más destacada.  Estos diferentes métodos de formación de vías tienen algunos límites en el tamaño mínimo de las vías que forman, así como diferencias significativas en la tasa de formación de vías.  

Perforación Mecánica

La técnica más antigua para la formación de vías ciegas y enterradas es la perforación mecánica y la laminación secuencial, como se ve en la Figura 3a y 3b.  Se ha avanzado tanto en la fabricación de brocas pequeñas como en la perforación mecánica de alta velocidad para permitir que esta técnica se utilice en algunas circunstancias.

FIGURA 3. La perforación mecánica de las vías pequeñas mediante profundidad controlada, Figura 3a, o laminación secuencial, Figura 3b, es cómo HDI comenzó en la producción en volumen.

FIGURA 4. La creación de vías ciegas en un panel de PWB normalmente se realiza con tecnología láser, pero también se han utilizado procesos de vía masiva como el grabado químico, el plasma o los dieléctricos fotográficos.

Tecnología de Vía Láser

El procesamiento de vías por láser es, con mucho, el proceso de formación de agujeros de microvía más popular. Pero no es el proceso de formación de vías más rápido. El grabado químico de pequeñas vías es el más rápido, con una tasa estimada de 8,000 a 12,000 vías por segundo. Esto también es cierto para la formación de vías por plasma y la formación de fotovías (Figura 4). Todos estos son procesos de formación de vías en masa. La perforación por láser es una de las técnicas de generación de microvías más antiguas. [1] Las longitudes de onda para la energía láser están en la región infrarroja y ultravioleta. La perforación láser requiere programar el tamaño de fluencia del haz y la energía. Los haces de alta fluencia pueden cortar metal y vidrio, mientras que los haces de baja fluencia eliminan limpiamente los orgánicos pero dejan los metales sin daños. Se utiliza un tamaño de punto de haz tan pequeño como aproximadamente 20 micrones (<1 mil) para haces de alta fluencia y alrededor de 100 micrones (4 mil) a 350 micrones (14 mil) para haces de baja fluencia. [2] [3]

La mayoría de los procesos láser utilizan láseres de CO2 o UV, ya que son los láseres más disponibles y económicos. Al usar un láser de CO2 para producir vías en laminados de epoxi, se debe remover el cobre por encima del área a ser ablacionada (Ver Figura 5). El láser de CO2 se utiliza principalmente para laminados no soportados por vidrio. Esto incluye laminados no soportados como el poliimida flexible y el cobre recubierto de resina (RCC^®) y laminados reforzados con materiales alternativos como fibras de aramida. Los láseres de CO2 TEA modificados (Transversely Excited Atmospheric) están específicamente creados para atravesar fibras de vidrio usando una longitud de onda de 9,000 nm y una potencia pico más alta.

Sin embargo, hay muchas variaciones. Para el propósito de perforar agujeros de microvía, hay cinco sistemas láser: UV/Eximer, UV/Yag, láser de CO2, Yag/CO2 y combinaciones de CO2/TCO2. También hay muchos materiales dieléctricos: RCC, solo resina (película seca o resina líquida) y prepreg reforzado. Por lo tanto, el número de formas de hacer agujeros de microvía por sistemas láser está determinado por la permutación de cinco sistemas láser y estos materiales dieléctricos, como se ve en la Figura 5.

Los láseres de mayor potencia (es decir, Ultravioleta-UV) pueden eliminar vidrio y cobre y, por lo tanto, pueden usarse con laminados convencionales, pero suelen ser más lentos al atravesar cobre y fibras de vidrio. Hay varios factores a considerar en el procesamiento de vías por láser: precisión de posición de los agujeros realizados por láser (agujeros de microvía), diámetros irregulares de los agujeros, y cambio dimensional del panel después de curar el dieléctrico, cambio dimensional del panel debido a variaciones de temperatura y humedad, precisión de alineación de la máquina de fotoexposición, naturaleza inestable del arte negativo, y así sucesivamente. Estos deben ser cuidadosamente monitoreados y son importantes para todos los procesos de agujeros de microvía.

FIGURA 5. Los tres principales procesos de ablación de vías ciegas por láser; c. abriendo la ventana en el foil de cobre usando UV o tratamientos especiales con láseres de CO2; d. Grabando una ventana en el foil de cobre y luego laseando los dieléctricos; e. Laseando la vía en materiales y luego metalizando el dieléctrico con pulverización catódica o cobre electroless mSAP.

Método de Metalización

El último proceso es la metalización de las vías. Hay cuatro métodos diferentes de metalizar las IVHs utilizadas en procesos HDI. Los métodos son:

• Cobre Electroless y Electrochapado Convencional
• Grafito Conductivo Convencional u otros Polímeros
• Cobre Electroless Totalmente y Semi-Aditivo
• Pastas o Tintas Conductivas (Figs. 6f y 6g)

El láser es el método de producción más común de microvías para ser rellenadas con una pasta conductiva. Los láseres son capaces de ablacionar material dieléctrico y detenerse al interceptar la circuitería de cobre, por lo que son idealmente adecuados para la creación de vías ciegas controladas en profundidad. La Figura 6 muestra estos dos principales procesos de microvías. 

FIGURA 6. Dos de los procesos asiáticos más populares para la metalización de agujeros de micro-vía con polímeros conductivos son; f. El proceso BBiT tamiza una pasta conductiva de plata sobre lámina de cobre y la lamina dentro del núcleo de dos caras; g. Varias pastas conductivas son tamizadas en agujeros perforados con láser en el dieléctrico en estado b y luego laminadas con lámina de cobre dentro del núcleo.

CAPÍTULO 4 

Conceptos Básicos de Diseño para HDI

DEFINIENDO LA DENSIDAD DE INTERCONEXIÓN

Al planificar un diseño HDI, hay medidas de rendimiento o métricas para el proceso HDI. Como el triángulo en la Figura 1, estas tres cadenas vitales del Proceso HDI son elementos de densidad de interconexión. 

FIGURA 1. Métricas de Diseño HDI

COMPLEJIDAD DE ENSAMBLAJE

Dos medidas de la dificultad para ensamblar componentes montados en superficie, Densidad de Componentes (Cd), medida en partes por pulgada cuadrada (o por centímetro cuadrado) y Densidad de Ensamblaje, (Ad), en terminales por pulgada cuadrada o por centímetro cuadrado.

EMPAQUETADO DE COMPONENTES

Dos medidas de la dificultad para ensamblar en superficie El grado de sofisticación de los componentes, Complejidad de Componentes, (Cc), medida por sus terminales promedio (I/Os) por parte. Una segunda métrica es el paso de los terminales de los componentes.

DENSIDAD DE LA TARJETA DE CIRCUITO IMPRESO

La cantidad de densidad (o complejidad) de un circuito impreso, Wd, medida por la longitud promedio de pistas por pulgada cuadrada de esa placa, incluyendo todas las capas de señal. La métrica es pulgadas por pulgada cuadrada o cm por centímetro cuadrado. Un segundo es el número de pistas por pulgada lineal o por cm lineal.  La densidad de la PWB se derivó asumiendo un promedio de tres nodos eléctricos por red y que el terminal del componente era un nodo de una red. El resultado fue una ecuación que dice que la densidad de la PWB es  veces la raíz cuadrada de las partes por pulgada cuadrada veces los terminales promedio por parte. β es 2.5 para la región de alto analógico/discreto, 3.0 para la región analógico/digital y 3.5 para la región digital/ASIC:

Densidad de la PWB (Wd)  = β √ [Cd] x [Cc]

= β √ [partes por pulg. cuad.] x [terminales prom. por parte]

Donde:

p = Número de componentes (partes)

l = Número de terminales para todos los componentes

a = Área de la superficie superior de la placa (pulgadas cuadradas)

MAPA DE TECNOLOGÍA DE EMPAQUETADO

La Figura 2 es lo que yo llamo un Mapa de Tecnología de Empaquetado. El Mapa de Tecnología de Empaquetado fue mostrado por primera vez por Toshiba en enero de 1991. [1]. 

Una segunda característica valiosa del mapa es el área de la parte superior derecha. Esta es la “Región de Interconexiones Avanzadas”. Aquí es donde es necesario tener una Estructura HDI. Las líneas discontinuas indican la barrera o muro del HDI!  Cruzar esto y ahora se vuelve rentable usar HDI. Moverse demasiado lejos y se convierte en una necesidad.

FIGURA 2. La barrera de cableado a través del orificio (TH) como función de un ensamblaje típico.

El mapa de empaquetado se crea midiendo el tamaño de un ensamblaje, el número de componentes y los pines que tienen esos componentes. Los componentes incluyen ambos lados de un ensamblaje, así como dedos o contactos de borde. Por la simple división de pines por partes y partes por área del ensamblaje, se conocen los ejes X e Y. Al trazar los componentes por pulgada cuadrada (o componentes por centímetro cuadrado) contra el promedio de pines por componente en un gráfico logarítmico, se puede calcular la densidad de cableado de PWB en pulgadas por pulgada cuadrada (o centímetros por centímetro cuadrado), y la Complejidad del Ensamblaje (en pines por pulgada cuadrada o pines por centímetro cuadrado). La densidad del ensamblaje es simplemente el eje X multiplicado por el eje Y. 

BARRERA DE CABLEADO DE MONTAJE PASANTE

Cuando se utiliza el gráfico (Fig. 2) para analizar ensamblajes de montaje superficial, tres zonas principales aparecen en el gráfico de empaquetado, razón por la cual lo llamo un Mapa. La primera es productos con un alto contenido de dispositivos analógicos y componentes discretos. Productos típicos son videocámaras, buscapersonas y teléfonos celulares (C-C’). Tienen la mayor complejidad de ensamblaje. Hasta 300 a 400 terminales por pulgada cuadrada (47 terminales por centímetro cuadrado). El segundo grupo es productos con un alto grado de componentes digitales y algunos discretos mixtos. Computadoras portátiles, computadoras de escritorio, instrumentos, equipos médicos y enrutadores de telecomunicaciones son ejemplos (A-A’). El último grupo tiene un uso altamente integrado de ICs. PCMCIA, memoria flash, SiPs y otros módulos son típicos de este grupo (B-B’). Este grupo tiene la mayor densidad de cableado de PWB de más de 160 pulgadas por pulgada cuadrada (25 centímetros por centímetro cuadrado). La Figura muestra de manera general las tres regiones.

Cuando miras la Figura, las líneas de Complejidad de Ensamblaje cruzan las líneas de Densidad de Cableado. A niveles discretos altos, se requiere menos cableado para la cantidad de densidad de ensamblaje. A niveles altos de ASIC (y discretos bajos), se requiere mucho más cableado para conectar los componentes. Esto hace que métricas de ensamblaje como leads por pulgada cuadrada sean un buen indicador, pero no adecuadas para sustituir la densidad de cableado de la PWB.

EL PROCESO GENERAL DE DISEÑO DE PCB

El proceso de diseño de PCB utilizando tecnología HDI se muestra en la Figura 3. Al diseñar con tecnologías HDI, el primer paso - [Planificar Diseño] es el más importante. La eficiencia de enrutamiento para HDI depende del apilamiento, la arquitectura de vías, la colocación de partes, el despliegue de BGA y las reglas de diseño, como se ve en la Figura 4. Pero se debe tomar en consideración toda la Cadena de Valor de Entrega HDI, incluyendo los rendimientos de fabricación, consideraciones de ensamblaje y prueba en circuito. Trabajar con su fabricante y ensamblador de PWB es esencial para un diseño exitoso.

FIGURA 3. Una visión general del proceso de diseño y disposición de PCB. 

ESTÁNDARES, GUÍAS, ESPECIFICACIONES Y REFERENCIAS DE HDI

Al abordar el diseño HDI, el punto de partida son las Guías y Estándares de IPC. Cuatro se aplican específicamente al diseño HDI, como se ve en la Figura 5.

FIGURA 4. Un proceso de planificación HDI recomendado para agregar al proceso general de diseño de PCBs

• IPC/JPCA-2315: Esta es una visión general de HDI y proporciona modelos para la estimación de la densidad de diseño.
• IPC-2226: Esta especificación educa a los usuarios en la formación de microvías, selección de la densidad de cableado, selección de reglas de diseño, estructuras de interconexión y caracterización de materiales. Su objetivo es proporcionar estándares para su uso en el diseño de placas de circuito impreso que utilizan tecnologías de microvías. [2]
• IPC-4104: Esta norma identifica los materiales utilizados para estructuras de interconexión de alta densidad. Las Especificaciones de Materiales HDI IPC4104 contienen las hojas de especificaciones que definen muchos de los materiales delgados utilizados para HDI. Las hojas de especificaciones de características de materiales se dividen en tres tipos principales de materiales:  Aislantes Dieléctricos (IN);  Conductores (CD) y Conductores y Aislantes (CI). 
• IPC6016: Este documento cubre el rendimiento y la calificación para estructuras de alta densidad.

FIGURA 5. Normas y directrices de IPC

¿Qué es diferente en el diseño HDI?

TRES (3) NUEVOS PRINCIPIOS

Hay tres (3) nuevos principios para el diseño de microvías HDI  que no existen en el diseño TH:

• Las microvías deben reemplazar a las vías pasantes (TH), no solo usarse "además de" las vías TH.
• Considerar nuevos apilamientos de capas que permitan la eliminación de las vías TH.
• Colocar microvías de tal manera que creen canales y bulevares para mejorar el enrutamiento (ver Tabla 1).

REEMPLAZO DE LAS VÍAS PASANTES (TH) POR MICROVÍAS

La idea principal es que las microvías reemplacen o permitan la eliminación de las vías TH, permitiendo así que la densidad de enrutamiento en las capas internas mejore en 2X o 3X, utilizando el espacio que las vías TH ocupaban. Esto permitirá menos capas de señal y menos capas de referencia para esas capas de señal.

Este principio es más profundo de lo que parece a primera vista. Esto se debe a que hay tres dimensiones en cómo se colocan las microvías, ver Figura 6):

TABLA 1. Nuevos principios para el diseño HDI no utilizados para multicapas TH

• Las vías ciegas pueden ser "desplazadas o giradas" en el ángulo X-Y o theta para crear más espacio de enrutamiento.
• Las vías ciegas pueden colocarse en capa interna (3D) para crear aún más espacios de salida.
• La distancia de centro a centro puede ser alterada en capas internas para proporcionar espacio adicional para las pistas.
• Si todo esto ocurre en o cerca del Lado Primario, entonces se creará espacio bajo el BGA en el Lado Secundario para trazas o, más importante, para discretos como capacitores de desacoplamiento.

FIGURA 6. Ilustración de los beneficios para el enrutamiento utilizando vías ciegas

ALTERNATIVAS DE CONFIGURACIÓN DE CAPAS

Si estudias el primer Principio y te preguntas, "¿Qué funciones realizan mis vías?" La respuesta es que la vía más común en un PWB son las vías a GND. "¿La segunda vía más común?", la respuesta es obvia, son las vías a PWR. Por lo tanto, mover el plano de GND que usualmente es la Capa-2 hacia la superficie ofrece la oportunidad de eliminar todas esas vías a GND. En la misma línea, mover el plano de PWR más utilizado hacia la Capa-2 reemplazará esos THs con vías ciegas. Esto proporciona cuatro (4) ventajas sobre la configuración ‘microstrip’ convencional, como se ve en la Figura 7:

• No hay líneas finas para platear o grabar en la superficie.
• La superficie puede ser un vertido de GND ininterrumpido para reducir EMI y RFI (jaula de Faraday).
• Cuanto más cerca esté la Capa-2 (PWR) de la Capa-1 (GND), mayor será la capacitancia planar disponible y menor será la inductancia planar de la red de distribución de potencia (PDN).
• La energía almacenada en la capacitancia planar puede entregarse a los componentes con la menor inductancia en serie disponible, proporcionando la eliminación de la mayoría de los condensadores de desacoplamiento.

La Figura 7 muestra algunos de los apilamientos HDI más comunes para reducir el número de vías TH. Los tres apilamientos HDI comunes se muestran con las estructuras de tipo IPC (I, II & III). Los posibles dieléctricos disponibles entre la Capa-1 y la Capa-2 pueden ser prepregs convencionales, prepregs perforables por láser, RCCs, RCCs reforzados o núcleos BC. Estos materiales se describen en el Capítulo 2 Materiales HDI. Si el dieléctrico es delgado, entonces es práctico también utilizar una 'vía de salto' de la Capa-1 a la Capa-3, ahorrando así el costo de no tener que utilizar una estructura de tipo IPC III. Incluso si no se emplea un dieléctrico delgado, cualquier grosor de dieléctrico menor a 0.005 pulgadas (

FIGURA 7. Comparación de tres configuraciones alternativas de capas superficiales con las estructuras tipo I, II y III de IPC.

COLOCACIÓN DE VIAS CIEGAS PARA ABRIR BOULEVARES MÁS GRANDES

Una técnica útil en el diseño HDI es utilizar vias ciegas para abrir más espacio de enrutamiento en la capa interna. Al usar vias ciegas entre las vias pasantes, el espacio de enrutamiento se duplica efectivamente en las capas internas, permitiendo que más pistas conecten pines en las filas internas de un BGA. Como se ve en la Figura 6, para este BGA de 1.0 mm, solo dos pistas pueden escapar entre las vias en la superficie. Pero debajo de las vias ciegas, ahora pueden escapar seis pistas, aumentando el enrutamiento en un 30%. Con esta técnica, se requiere un cuarto del número de capas de señal para conectar un BGA complejo de alto I/O. Las vias ciegas se organizan para formar bulevares ya sea en una formación cruzada, en forma de L o diagonal. La elección de la formación está determinada por la asignación de los pines de alimentación y tierra. Por eso, para un FPGA, reprogramar la colocación de los pines de alimentación y tierra puede ser muy productivo.

FIGURA 8. Definición de via-cerca-de-pad y movimiento del ViP para crear canales para el enrutamiento.

FIGURA 9. Los vías ciegos pueden usarse para formar bulevares en capas internas permitiendo un 30% más de enrutamiento fuera del BGA

El microvía utilizado para el despliegue del BGA se mostró en la Figura 9. El microvía puede colocarse fuera de la tierra del BGA (inserción), parcialmente dentro/fuera de la tierra (vip parcial) o completamente en 'la almohadilla' (vip) - ver Figura 10. Si se coloca el vía-en-almohadilla, entonces el vía siempre debe estar 'descentrado' y no colocado en el centro directo de la tierra. Esto es para minimizar cualquier aire atrapado 'vacíos' durante la soldadura. Si el vía se coloca en el centro de la tierra del BGA, y no está lleno, cuando se aplica la pasta de soldadura en la tierra, y el BGA se coloca en la tierra de pasta, durante el reflujo, a medida que la soldadura se derrite, la bola del BGA cae y atrapa cualquier aire que pueda haber, mucho como un 'corcho en una botella'. Al colocar el vía 'descentrado', el aire tiene la oportunidad de escapar a medida que la soldadura se derrite y fluye hacia el microvía. 

FIGURA 10. alternativas de vía ciega

FIGURA 11. Vista 3D elegante de 'vías oscilantes' conectando a vías enterradas y agujeros pasantes

CAPÍTULO 5 

Diseño Avanzado de HDI Usando Altium

DEFINIENDO ESTRUCTURAS DE VIA

La característica definitoria de las Interconexiones de Alta Densidad (HDI) son las estructuras de vías ciegas y enterradas. Además de las microvías, se utilizan materiales delgados en conjunto con vías ciegas ya que su relación de aspecto es menor que 1.0. Como se ilustró en el Capítulo 2, hay una serie de nuevos materiales utilizados en HDI que no aparecen en la construcción de multicapas convencionales; RCC, RRCF, dieléctricos líquidos y en película seca y prepregs de vidrio esparcido. Este capítulo ilustrará el uso de Altium Designer 19 en la creación de estas construcciones:

• Definiendo apilamientos HDI
  • Capacitancia Distribuida
• Definiendo estructuras de Microvía
  • Vías Ciegas Escalonadas
  • Vías Ciegas Saltadas
  • Vías Ciegas Apiladas
  • Vías Ciegas Perforadas Mecánicamente
• Desglose de BGA
  • Canales y Bulevares
• Enrutamiento en Pares de Capas HDI

FIGURA 1 Facilidad de definición de apilamiento en Altium Designer.

APILAMIENTO HDI

Altium Designer viene con algunos materiales estándar ya en su biblioteca.  Tendrás que agregar esos materiales HDI discutidos en el Capítulo 2 de esta Guía.  Esto se hace fácilmente accediendo al Gestor de Estructura de Capas eligiendo Herramientas>> Biblioteca de Materiales desde los menús principales.  Estos pueden entonces utilizarse para un apilado HDI como se ve en la Figura 1.

Capacitancia Distribuida

Un grupo muy especial de materiales delgados son aquellos que crean capacitancia distribuida para la Red de Distribución de Energía (PDN, por sus siglas en inglés). Muchos creen que solo hay unos pocos de estos materiales de ‘capacitancia enterrada’ pero en realidad, la lista es mucho mayor, como se muestra en la Tabla 1.  Eso es porque  cualquier dieléctrico de 0.000127 mm (0.005 pulgadas) o menos entre el poder y tierra creará capacitancias adecuadas para amortiguar cualquier ruido de alta frecuencia en la PDN.  Por supuesto, cuanto más delgado sea el dieléctrico y mayor la constante dieléctrica, mayor será su efecto, como se muestra en la Tabla 1.  Estos dieléctricos son laminados de cobre revestido (CCL), películas de poliimida (películas), prepregs y láminas revestidas de resina (RCF).

TABLA 1 32 dieléctricos estándar de PCB adecuados para ser utilizados como un dieléctrico PDN distribuido; CCL, película de poliimida, prepregs y RCF.

DEFINIENDO ESTRUCTURAS DE MICROVÍAS

Altium ha facilitado mucho el uso de microvías. La dificultad está en seleccionar la estructura correcta de microvía (HDI). Estas diversas construcciones se muestran en la Figura 2. También son definidas por la IPC en el Estándar de Diseño HDI, IPC-2226. Como Tipo I hasta Tipo VII. Todas estas pueden ser utilizadas en Altium Designer, como se ilustra en la Figura 3.

Las pantallas en Altium no están escaladas por dimensiones, sino por construcciones, la Visualización de la Pila de Capas puede proporcionar eso.

TABLA 1 32 dieléctricos estándar de PCB adecuados para ser utilizados como un dieléctrico PDN distribuido; CCL, película de poliimida, prepregs y RCF.

FIGURA 3 Pantalla de definición de vía HDI donde varias vías HDI se asignan a capas. La pantalla de propiedades define varios diámetros.

Vías Ciegas Escalonadas

Las microvías escalonadas en un solo lado o en ambos lados con solo agujeros pasantes es la estructura HDI más común y de menor costo.  Las diversas estructuras de microvías de Altium se muestran en la Figura 4, incluyendo escalonadas, saltadas y enterradas.  Por defecto, las vías HDI están centradas, pero después de colocarlas se pueden mover para estar adyacentes o insertadas (como se ve en las Figuras 8 y 10 del Capítulo 4).

FIGURA 4 La vía escalonada atraviesa solo una capa a la vez.

La Figura 5 muestra el tipo de vías escalonadas en forma de cigüeñal del Estándar de Diseño HDI IPC-2226.  La distancia entre microvías escalonadas puede variar desde insertadas hasta adyacentes hasta un estilo completo de dogbone.

Al utilizar múltiples microvías escalonadas para conectar capas internas, se prefiere que las microvías roten, como en un cigüeñal, para minimizar el efecto de las vías durante cualquier excursión térmica.  A medida que estas vías se expanden al calentarse, influirán en otras vías en su vecindad, (visto en la Figura 6).  Asegúrese de contactar a su fabricante de PCB para verificar la compatibilidad de materiales y procesos si se anticipa una construcción de múltiples capas HDI. La Figura 5 muestra el tipo de vías escalonadas estilo cigüeñal del Estándar de Diseño HDI IPC-2226.  La distancia entre microvías escalonadas puede variar desde insertadas hasta adyacentes a un estilo completo de dogbone.

FIGURA 5 Construcción de vías escalonadas estilo ‘cigüeñal’.

FIGURA 6 Múltiples capas HDI de construcción conectando a una vía enterrada.

Evitar Vías Ciegas

La microvía de salto es especial porque se utiliza para "saltar" la capa adyacente siguiente, como se ve en la Figura 7.  Dado que la microvía de salto puede ser la más profunda de las microvías, es importante que el diseñador esté consciente de la capacidad del fabricante para producir y metalizar tal microvía.  Muchos no tendrán esta capacidad, por lo que es prudente verificar antes de diseñar con una.  Y, como con todas las vías ciegas, la relación de aspecto puede reducirse a 0.70:1.0 o incluso 0.65:1.0, por lo que el pad superficial y el pad objetivo serán más grandes.

FIGURA 7 La microvía de salto puede ir entre dos dieléctricos  (es decir, de la Capa_1 a la Capa_3) y se utilizan cuando no se necesita otra capa de construcción completa.

Vías Apiladas

Las microvías apiladas utilizan la menor cantidad de espacio en la placa pero son significativamente más difíciles de fabricar. Esto se debe a la necesidad de que la tierra objetivo de la microvía superior tenga una superficie metálica sólida a la que conectarse. El proceso requiere el llenado de la microvía ya sea con materiales conductivos y su posterior chapado (VIPPO) o con el uso de "chapado de cobre de super-relleno" capaz de cubrir completamente el interior de la microvía con cobre sólido. Esta estructura se muestra en la Figura 8.

Actualmente, se recomienda que las microvías apiladas no se apilen sobre una vía enterrada perforada más grande. Han surgido preocupaciones de fiabilidad de esta práctica. Asegúrate de contactar a tu fabricante de PCB sobre esta construcción y leer el Documento Técnico de IPC sobre "Aceptación OEM de Placas Impresas Basada en el Rendimiento-Prueba de Reflujo de Continuidad de la Cadena de Vías: La Amenaza Oculta a la Fiabilidad-Interfaz Débil de Microvía-IPC-WP-023" de mayo de 2018.

FIGURA 8 Las microvías apiladas requieren una superficie metálica sólida para la 'plataforma de aterrizaje' de la microvía superior. La microvía inferior necesita que su vacío producido por láser sea llenado y chapado.

Vías Ciegas Perforadas Mecánicamente

Los llamados microvías también pueden perforarse mecánicamente desde la superficie. Estos suelen tener diámetros más grandes que los microvías perforados con láser y pueden tener requisitos especiales para el espaciado entre capas, ya que la broca tiene una punta cónica, puede tambalearse y son muy frágiles.

Esto también se aplica a materiales laminados secuencialmente, delgados y con doble cara metalizada. Esto se ve en la Figura 9 y puede utilizarse en Altium ya sea como una Propiedad (no un microvía) o con la propiedad de Taladro Pasante.

FIGURA 9 Los vías ciegos perforados mecánicamente pueden tratarse como “Taladro Pasante” o no marcando la casilla de microvía en Propiedades.

DESEMBALAJE DE BGA

Los BGA de paso fino se despliegan ya sea utilizando el microvía dentro del pad o mediante un microvía que solo toca el pad SMT.  Si se realiza el enrutamiento con trazas de 0.1mm o 0.075mm, entonces el espaciado entre vías se muestra en la Tabla 2.  La Figura 10 muestra estos posibles esquemas de enrutamiento de escape para diferentes BGA de paso fino.   

Obsérvese en la Figura 10 que para los pasos de 0.5 mm y 0.4 mm, los agujeros de las vías no están en el centro de las pistas.  Esto es para mejorar el espaciado en las trazas en las capas internas a un mínimo de 0.075mm.  Se ilustra el BGA de 0.5 mm de paso con el land SMT de 0.25 mm y el pad de capa interna de 0.22 mm.  Al seleccionar reglas de diseño para BGA de paso fino, asegúrese de contactar a su fabricante de PCB favorito para averiguar qué geometrías puede soportar y las tolerancias que puede mantener.

TABLA 2 Reglas de diseño para lands BGA SMT, vías ciegas, anchuras de trazas y espaciamientos para pasos finos de 0.65mm, 0.5mm y 0.4mm.

Además del tradicional despliegue de BGAs en las direcciones N-S-E-W mediante dogbones, los microvías, debido a su tamaño mucho menor, permiten dos nuevos métodos de despliegue de BGA que aumentan significativamente la densidad de enrutamiento y reducen el número de capas; Canales y colocación de Swing-via.

FIGURA 10, Ilustraciones de las reglas de diseño para tierras de BGA SMT, vías ciegas, anchuras de trazas y espaciamientos para pasos finos de 0.65mm, 0.5mm y 0.4mm.  

Canales 

Cuando el total de escapes de señal de un BGA comienza a exceder los 400 pines, se recomienda colocar microvías, no en el perímetro para el despliegue, sino como filas que cruzan el BGA como se ve en la Figura 10.  Estas forman 'canales' en las capas internas y en el lado opuesto de la placa que permiten acceder a las señales internas del BGA y, por lo tanto, requieren menos capas para el despliegue total.

El BGA en la Figura 11 es un BGA de 1153 pines (34x34) (con un paso de 1.0 mm) y tiene 132 rutas posibles por capa (1 traza entre vías) más 20 trazas en el canal (5 trazas). Esto significa que se requerirían 8 capas (más 5 capas de plano) para conectar este BGA al resto del circuito. Si creamos más canales de enrutamiento, podemos conectar más trazas por capa y reducir el total de capas. El enrutamiento de canal utiliza microvías ciegas para formar hasta 4 canales adicionales en forma de cruz, en forma de L o diagonales en un patrón de expansión de BGA. Los nuevos canales permiten hasta 48 conexiones extras por capa (8x6 trazas). Se pueden eliminar dos capas de enrutamiento y dos capas de plano.

Los canales pueden ser en forma de 'cruz', 'L' o 'diagonales', dependiendo de la disposición de los pines de tierra y alimentación del BGA como se muestra en la Figura 12.

FIGURA 11 Colocación de microvías dentro de un BGA para formar canales para que las señales interiores escapen.

FIGURA 12 Canales de enrutamiento formados por microvías para facilitar la salida de BGAs grandes pueden ser en forma de cruz, L o diagonales.

Swing Break-Outs para Bulevares

Un swing via es en realidad un par de vías que se distribuyen entre dos almohadillas de Componente (Parte) para optimizar el área disponible para el tendido de conductores entre ellas. En lugar de la única vía de salida del patrón N-S-E-W, las microvías más pequeñas tienen espacio para dos vías de salida adyacentes, como se muestra en la Figura 13.

Las almohadillas de las microvías son mucho más pequeñas que la almohadilla TH, lo que incluso permite espacio para una inundación de tierra superficial, hasta un paso de 0.65mm (Figura 13).

FIGURA 13 Ejemplo de ‘salida swing’ para un BGA grande de 0.8mm que incluye un relleno de tierra superficial.

Para calcular el espaciado y ángulo de los ‘swing-vias’, se utiliza geometría simple basada en las 6 dimensiones:

• Paso del BGA
• Tamaño de la tierra SMT del BGA
• Tamaño de la almohadilla de la microvía
• Distancia mínima entre microvías de salida
• Si las microvías están en línea recta, escalonadas o adyacentes a las tierras del BGA (dist. a microvía)
• Si se utilizan microvías de salto (L1-L3), microvías normales (L1-L2) o ambas

Seleccionando la distancia en X y la distancia en Y, el arcTan proporcionará la distancia de la microvía y el ángulo (0) para la colocación de las microvías, como se ve en la Figura 14.  Las fórmulas trigonométricas están disponibles en MS Excel.

ENRUTAMIENTO EN CAPAS HDI

Para lograr una mayor densidad de enrutamiento con HDI, si es posible, asigna tus capas de enrutamiento superficial para que sean un par de capas X-Y.  También puede ser práctico mover el plano de referencia de tierra a la superficie como un GND Flood.  Las pequeñas geometrías HDI más los keep-outs de plano son menores que un anti-pad de taladro mecánico en un plano de capa interna.

FIGURA 14 La trigonometría simple te permitirá calcular el espaciado de las vías y el ángulo de oscilación.

Pares de Capas 

Se logra una mayor densidad si las señales horizontales se conectan con señales verticales mediante una pequeña microvía, o microvía de salto o una pequeña vía taladrada, como se ve en la Figura 15.

FIGURA 15 Tres posibles apilamientos que permiten el enrutamiento X-Y utilizando microvías y no vías taladradas más grandes como cruce.

Camino de Retorno 

Para señales de alta velocidad, el camino de retorno de un circuito es el camino de menor inductancia, por lo tanto, sigue la señal de salida de regreso en el plano de referencia. La naturaleza miniatura de HDI y el paso fino permiten que el plano GROUND más externo se traiga a la superficie y se use como un GND FLOOD, como se ve en la Figura 13. Recuerda, tener el GND flood continuo para el camino de retorno o se generará ruido y si se cambian los planos de retorno tener una vía disponible para las corrientes de retorno.

CAPÍTULO 6

Requisitos de Calidad y Aceptabilidad de HDI

La propia naturaleza del pequeño tamaño de los microvías hace que los criterios de aceptabilidad sean difíciles de definir. La mayoría de los requisitos de Calidad y Aceptabilidad de HDI todavía son definidos por el fabricante original del equipo (OEM). El IPC tiene el IPC-6016 como parte del IPC-6012, las ESPECIFICACIONES GENÉRICAS DE CALIFICACIÓN Y DESEMPEÑO (SERIE 6010). Estas especificaciones solo cubren la construcción de capas HDI y no el núcleo, que está cubierto por sus propias especificaciones del IPC.

ESPECIFICACIÓN DE CALIFICACIÓN Y DESEMPEÑO IPC-6016 PARA ESTRUCTURAS DE INTERCONEXIÓN DE ALTA DENSIDAD (HDI)

IPC-6016: Este documento contiene las especificaciones generales para sustratos de alta densidad que no están cubiertos por otros documentos de IPC, como el IPC-6011, las especificaciones de calificación y rendimiento genérico de PWB. Los criterios de aceptación de las capas HDI están organizados en categorías de hoja adicional de: 

1. Portador de Chip
2. Portátil
3. Alto Rendimiento 
4. Ambiente Hostil 
5. Portátil

Los requisitos de aceptabilidad se desglosan en estas 12 especificaciones específicas:

• Sección 3.1: General
• Sección 3.2: Materiales
• Sección 3.3: Examen Visual
• Sección 3.4: Requisitos Dimensionales
• Sección 3.5: Definición del Conductor
• Sección 3.6: Integridad Estructural
• Sección 3.7: Otras Pruebas
• Sección 3.8: Máscara de Soldadura
• Sección 3.9: Propiedades Eléctricas
• Sección 3.10: Requisitos Ambientales
• Sección 3.11: Requisitos Especiales
• Sección 3.12: Reparación

CONTROL DE CALIDAD

Las microvías son casi imposibles de inspeccionar visualmente y extremadamente difíciles de seccionar. Esto requiere un enfoque más indirecto para la verificación de una fabricación adecuada. Las microvías adecuadas, como se ven en la Figura 1 a-d, se pueden distinguir de las microvías defectuosas, como se ve en la Figura 2a-d. Es más fácil seccionar estas vías cuando se emplean en un "cupón de prueba" como el programa PCQRR de la IPC. Estos cupones son los mismos que se utilizan en IPC-9151 y se correlacionan con una resistencia de cadena de vía medida estadísticamente y pruebas de ciclado térmico acelerado (HATS). [1] Los criterios para la producción de microvías de calidad son no más de 50 microvías defectuosas por millón de microvías y una covarianza de las desviaciones estándar de los cupones de resistencias Kelvin de cadena de margaritas del 5%.

FIGURA 1. Ejemplo de vías ciegas y enterradas bien fabricadas; a. Vías ciegas-enterradas de 8 capas; b. Vías ciegas-enterradas de 6 capas; c. Vía ciega de salto de L-1 a L-2 & L-3; d. Vía ciega adecuada rellenada con máscara de soldadura.

FIGURA 2. Vías ciegas formadas incorrectamente que deben ser rechazadas.

CALIDAD DEL TALADRADO LÁSER

La calidad del taladrado láser de microvías ilustra la naturaleza de los modos de fallo en microvías. La Figura 3 muestra los siete principales criterios de calidad para microvías láser, junto con las especificaciones de los criterios de calidad, métodos de medición, tamaño de muestra y límite de control.

FIGURA 3. Los siete principales criterios de calidad para microvías perforadas por láser.

Calificaciones de los Proveedores 

Seleccionar un fabricante de HDI puede ser muy desafiante. Una manera de descubrir las capacidades HDI de los fabricantes de PCB es el nuevo Panel de Referencia de Capacidades IPC-9151. Este panel multicapa estandarizado se puede ver en la Figura 4. Se proporciona en estructuras de 2, 4, 6, 10, 12, 18, 24 y 36 capas con reglas de diseño de alta y baja densidad, 5 espesores (para PCB y backplanes), y en un tamaño de panel grande de 18” x 24” con varios trazos y espacios y estructuras de vía de ciego y enterrado. El Comité IPC está planeando otros nuevos Paneles de Referencia para sustratos. 

Las vías ciegas son opcionales, pero proporcionan datos significativos sobre las capacidades HDI del fabricante. Detalles, arte y un informe de muestra están disponibles en el sitio web IPC 9151.

FIGURA 4. Un panel PCQR2 típico del Programa IPC

Otras opciones incluyen la fabricación de placas de producción y someterlas a pruebas. Aunque este método es conveniente, la mayoría de las veces resulta en resultados estadísticamente no significativos, es decir; se evalúan demasiado pocas muestras para proporcionar una interpretación de significancia estadística. El rendimiento medido podría ser el resultado de seleccionar manualmente las muestras y no ser estadísticamente preciso al cubrir un rango de capacidades.

Los Vehículos de Prueba muchas veces se utilizan para la calificación y esto puede ser muy preciso. Esta es también la manera en que se puede establecer la fiabilidad. Las secciones posteriores discutirán sobre vehículos de prueba y los resultados de las pruebas de fiabilidad

Cupones de Calificación

Las mejores herramientas que conozco para hacer esto son los muchos cupones de análisis paramétrico y caracterización disponibles para usted. Estos son parte del proceso de evaluación de calidad. Estos procesos cubren evaluaciones de fiabilidad, evaluación de productos finales, evaluaciones de productos en proceso de trabajo y evaluaciones de parámetros de proceso. Aquí hay cinco sistemas de cupones, cuatro vistos en la Figura 5: 

• IPC-2221 Apéndice A, Cupón D
• Tecnología de Análisis de Conductores (CAT^™)
• Calidad de Circuito Impreso y Fiabilidad Relativa (PCQR2) (Figura 4)
• Choque Térmico Altamente Acelerado (HATS^™)
• Prueba de Estrés de Interconexión (IST™)

FIGURA 5. Cuatro de los cinco sistemas de cupones de prueba de calificación; a. Cupón IPC D; b. Cupones de CAT para paneles; c. Varios cupones de prueba HATS de CAT; d. Cupón de Prueba de Estrés de Interconexión (IST).

CU PONES DE PRUEBA DE FIABILIDAD ACELERADA

Tres métodos de cupones son típicamente usados en vehículos de prueba de fiabilidad:

• Ciclado Térmico Acelerado (ATC)
• Choque Térmico Altamente Acelerado (HATS)
• Prueba de Estrés de Interconexión (IST)

Pruebas de Ciclado Térmico

Las pruebas de fiabilidad acelerada usando cupones de prueba son tan antiguas como las PCBs. El principio es agrupar un gran número de agujeros en un pequeño espacio y conectarlos en cadena, de ahí el nombre 'cadena de margaritas'. La placa de prueba mostrada en la Figura 6 es típica de un vehículo de prueba de cadena de margaritas HDI. Esta placa contiene un número de diferentes estructuras de prueba para varios criterios de prueba. La mayor parte del espacio está ocupado por las cadenas de margaritas de vía ciega HDI (BLOQUE A, B, C, E y F) y la cadena de margaritas TH (BLOQUE D). La Tabla 1 muestra un resumen de los bloques de prueba y sus criterios para la calificación. La Figura 7 es típica para la calificación de productos tecnológicamente intensivos de mayor volumen como computadoras portátiles y tarjetas de red.

FIGURA 6. Vehículo de prueba típico para la calificación/fiabilidad de HDI.

Muchos sistemas de cupones se utilizan para pruebas de fiabilidad. Estos se incorporan en vehículos de prueba que luego se fabrican y se someten a diversas condiciones y estrés, y luego se evalúan por su rendimiento. La IPC ha proporcionado una nueva generación de cupones de prueba, los "D-Coupons" del Apéndice A en la norma IPC-2221. Los criterios de prueba para la prueba de resistencia Kelvin de 4 hilos se proporcionan en IPC-TM-650, Método 2.6.27A. El choque térmico es según IPC-TM-650, Método 2.6.7.2.

Estas pruebas se realizan después de que los cupones pasan por un horno de reflujo de convección SMT un mínimo de 6 veces usando uno de dos perfiles de reflujo diferentes (230OC o 260OC) sin detectar ninguna resistencia alta o circuitos abiertos.

TABLA 1. Criterios de prueba para el vehículo de prueba HDI.

FIGURA 7. Vehículo de prueba típico de la industria para productos de computación y telecomunicaciones de mayor fiabilidad.

Descargar PDF